浙江大学学报(工学版), 2021, 55(7): 1399-1406 doi: 10.3785/j.issn.1008-973X.2021.07.019

信息与电子工程

0~21 GHz高精度宽带硅基数字衰减器设计

刘美杉,, 张为,, 郝东宁

天津大学 微电子学院,天津 300072

Design of 0~21 GHz wideband silicon-based digital attenuator with high accuracy

LIU Mei-shan,, ZHANG Wei,, HAO Dong-ning

School of Microelectronics, Tianjin University, Tianjin 300072, China

通讯作者: 张为,男,教授,博士. orcid.org/0000-0002-2601-3198. E-mail: tjuzhangwei@tju.edu.cn

收稿日期: 2020-06-24  

Received: 2020-06-24  

作者简介 About authors

刘美杉(1995—),女,硕士生,从事射频模拟集成电路研究.orcid.org/0000-0002-8474-9304.E-mail:ms03@tju.edu.cn , E-mail:ms03@tju.edu.cn

摘要

针对射频前端收发系统中衰减结构宽带性能不稳定的问题,提出具有双重电容补偿的新型开关内嵌式衰减结构。该结构基于容性校正网络,在节约核心电路面积的同时通过调节零、极点对频率响应的影响,达到拓展衰减单元工作频带的目的,以满足跨频段、宽频域射频通信收发前端的设计需求. 基于HHNEC 0.18 μm SiGe BiCMOS工艺,采用新型电容补偿结构设计6位步进式数字衰减电路,该衰减器通过6位数控开关实现64种衰减状态,衰减步进0.5 dB,衰减范围0~31.5 dB. 仿真结果表明,在0~21 GHz工作频带内衰减误差均方根小于0.23 dB,附加相移均方根小于4.38°,插入损耗最大为−11.05 dB,最小为−4 dB,中心频率处1 dB压缩点17.3 dBm,核心电路版图面积0.86 mm×0.2 mm.

关键词: 数字步进式衰减器 ; 相控阵雷达 ; 高精度衰减 ; 低附加相移 ; 超宽带 ; 体悬浮技术

Abstract

A new switch embedded attenuator structure based on capacitive correction network was presented, in order to solve the problem of unstable broadband performance in the RF front-end transceiver system. The capacitive correction network saving the core circuit area by adjusting the influence of the zero and pole to the frequency response, expanded the working band, which satisfied the cross-band, wide frequency domain RF design requirements for communication transceiver front end. A 6-bit digital step attenuator with the correction network based on HHNEC 0.18 μm SiGe BiCMOS process was designed, the digital step attenuators had 6-bit digital control inputs with 64 attenuation states, the maximum attenuation of 31.5 dB and the least attenuation step of 0.5 dB. Simulation results show that in the bandwidth of 0~21 GHz, the 64-state root mean square (RMS) of attenuation error is less than 0.23 dB, the RMS of phase variation is less than 4.38°, the maximum insertion loss at 21 GHz is −11.05 dB, the minimum insertion loss is −4 dB, the 1 dB compression point at the center frequency is 17.3 dBm. The layout area of core circuit is 0.86 mm×0.2 mm.

Keywords: digital step attenuator ; phased array radar ; high precision attenuation ; low additional phase shift ; ultra wide band ; body-float technology

PDF (3249KB) 元数据 多维度评价 相关文章 导出 EndNote| Ris| Bibtex  收藏本文

本文引用格式

刘美杉, 张为, 郝东宁. 0~21 GHz高精度宽带硅基数字衰减器设计. 浙江大学学报(工学版)[J], 2021, 55(7): 1399-1406 doi:10.3785/j.issn.1008-973X.2021.07.019

LIU Mei-shan, ZHANG Wei, HAO Dong-ning. Design of 0~21 GHz wideband silicon-based digital attenuator with high accuracy. Journal of Zhejiang University(Engineering Science)[J], 2021, 55(7): 1399-1406 doi:10.3785/j.issn.1008-973X.2021.07.019

数字衰减器作为可控制信号增益的集成电路,在射频收发组件中起着精准控制信号幅度的重要作用. 相比于类似的幅度控制单元(如可变增益放大器),数字衰减器还具有控制逻辑简单、几乎没有直流功耗、对环境温度变化不敏感等优势. 常见的衰减器结构中,开关内嵌式的数字步进式衰减器在集成面积和稳定性上有显著优势[1-3],但这种结构中的内嵌开关晶体管在射频工作状态下,产生的寄生电容和衬底耦合效应会引起信号损失、相位变化,造成衰减器的精度误差和插入损耗增大. 为了提高衰减单元的性能,尾电容[4]、旁路电容[5]、低通滤波校正网络[6-8]等多种补偿结构被提出.

本文以硅基相控阵收发组件中的数控式幅度衰减器为主要研究对象,从零极点补偿的角度分析旁路电容补偿结构对衰减器拓展工作频率的作用。在此基础上,提出改良式的π/T型衰减结构,该结构基于容性RC矫正网络的补偿结构,调节幅度和相位对频率的响应,在节约核心电路面积的同时,提升了带内精度,满足了衰减器在收发组件中跨频段、宽频域的工作需求.

1. 衰减电路设计与分析方法

1.1. 开关内嵌衰减器

开关内嵌式衰减器电路主要有3种结构:T型、桥T型和π型,如图1所示. 图中,M1、M2分别为各衰减单元中串联支路和并联支路的N沟道MOS晶体管开关(N-metal-oxide-semiconductor,NMOS). 其中,π型结构具有2条到地支路,适于大衰减量模块设计,但π型结构拥有更多的有源器件,会造成衰减精度和附加相移误差随着工作频率增加而急剧恶化[9-12].

图 1

图 1   数字步进式开关内嵌衰减模块结构

Fig.1   Structures of digital step attenuator


图2所示,以不含虚线框内旁路补偿电容Cs的简单T型结构为例,在串联和并联支路上分别由2个NMOS晶体管充当开关. 开关开启时,NMOS等效为起主要作用的沟道电阻RM1,onRM2,on,关闭时等效为寄生电容CM2,offCM1,off[5-6]. R1R2分别为串联支路和并联支路上用于调节衰减量的电阻;Z0为级联匹配电阻,Z0 = 50 Ω.理想情况下,调整阻值M1、M2宽长比尺寸即可达到所需的衰减量,但随着频率增加,高频下的寄生电容和衬底耦合效应引起的信号损失增大,影响了衰减量的平坦精度.在串联支路上,电阻和CM2,offCM1,off分别在参考态和衰减态构成低通滤波(low-pass filter,LPF)和高通滤波(high-pass filter,HPF)结构,使得衰减态比参考态的相位超前[5, 7, 13],二者叠加形成相位误差,极大地影响了系统稳定性.

图 2

图 2   简化小信号等效电路

Fig.2   Simplified small-signal equivalent circuits


1.2. 零极点对系统频率响应的影响

已知对于多阶连续信号系统,在s域输出输入响应可用线性常微分关系式表示为

$H(s){\rm{ = }}\varDelta\dfrac{{\displaystyle\sum\nolimits_{i = 1}^R {{\rm{(}}s{\rm{ - }}{z_i}{\rm{)}}} }}{{\displaystyle\sum\nolimits_{j = 1}^R {{\rm{(}}s{\rm{ - }}{p_j}{\rm{)}}} }}.$

式中:增益因子 $\varDelta $s=0时的常数;使分子为零的 ${z_i}$为系统零点,使分母为零的 ${p_j}$为极点. 一般情况下,零、极点可以是实数、虚数或复数.

若式(1)写成极坐标形式,则可以得到用零、极点表示的系统幅度频率响应 $H\left( {{\rm{j}}\omega } \right)$和相位频率响应 $\varphi \left( {{\rm{j}}\omega } \right)$

$ {\rm{j}}\omega - {{{p}}_i} = {{{M}}_i}{{\rm{e}}^{{\rm{i}}{\theta _i}}}, \;\;\;{\rm{j}}\omega - {{{z}}_i} = {{{N}}_i}{{\rm{e}}^{{\rm{j}}{\varphi _i}}}. $

$ \begin{split} H({\rm{j}}\omega ) =& \varDelta \frac{{{{{N}}_1} {{{N}}_2} \cdots {{{N}}_m}}}{{{{{M}}_1} {{{M}}_2} \cdots {{{M}}_n}}}{{\rm{e}}^{{\rm{j}}\left[ {{\varphi _1} + {\varphi _2} \cdots + {\varphi _m} - \left( {{\theta _1} + {\theta _2} + \cdots {\theta _n}} \right)} \right]}} = \\ & |{{A}}({\rm{j}}\omega )|{{\rm{e}}^{{\rm{j}}\varphi ({\rm{j}}\omega )}} . \end{split}$

式中: ${M_i}$表示极点因式的模, ${{\rm{e}}^{{\rm{i}}{\theta _i}}}$为其幅角,同理 ${N_i}$$ {{\rm{e}}^{{\rm{j}}{\varphi _i}}} $分别表示零点的模值和辐角. 表明在衰减器系统中零点和极点与系统中传输信号的幅度、相位频率响应特性均相关. 其中相位响应为

$\varphi ({\rm{j}}\omega ) = \sum\nolimits_{{m}}^{{R}} {\arctan \frac{\omega }{{{\omega _{{{zm}}}}}}} - \sum\nolimits_{{n}}^{{R}} {\arctan \frac{\omega }{{{\omega _{{{pn}}}}}}} .$

对式(3)、(4)取对数运算,可知在极点处开始每10倍频相位后滞、增益减小,反之当零点出现时,增益增加、相位前移[9, 14]. 在衰减单元中零点和极点的位置及出现顺序会造成信号衰减幅度和相位的误差,而在实际电路中由于寄生电阻、寄生电容的存在,系统的零极点分布十分复杂. 带有补偿电容结构的衰减单元通过容性矫正结构进行误差补偿,通过分析和调节零极点出现的位置和顺序可以对零极点影响的信号衰减幅度和相位进行补偿和调整,达到拓展衰减单元工作频带的目的.

2. 基于零极点的衰减模块分析与设计

2.1. 普通衰减结构的零、极点分析

以桥T型结构的衰减单元为例,图2中不含虚线框内旁路补偿电容Cs的电路部分为普通结构. 为了分析在2种状态下,对信号产生主要影响的零、极点位置,计算参考态衰减态的传输函数,通过零、极点所在频点判断零、极点对幅相变化的影响:

${{{H_{{\rm{ref}}}}({{s}}) = \dfrac{{{{{Z}}_{\rm{0}}}\left[ {C_{{\rm{M2,off}}}}{{s}}\left( {{R_1}{R_2}^2 + {R_2}^2{R_{{\rm{M1,on}}}} + 2{R_1}{R_2}{R_3} + {R_1}{R_3}{R_{{\rm{M1,on}}}}} \right) + 2{R_2}{R_3}{R_{{\rm{M1,on}}}} {C_{{\rm{M2,off}}}} {{s + }}\left( {2{R_1}{R_2} + {R_1}{R_{{\rm{M1,on}}}} + 2{R_2}{R_{{\rm{M1,on}}}}} \right) \right]}}{{\left[ {{C_{{\rm{M2,off}}}}{{s}}({R_2} + 2{R_3} + {{{Z}}_{\rm{0}}}) + 2} \right]\left( {R_1}{R_2}{R_{{\rm{M1,on}}}} + 2{R_1}{R_2}{{{Z}}_{\rm{0}}} +{R_1}{R_{{\rm{M1,on}}}}{{\rm{Z}}_0} + 2{R_2}{R_{{\rm{M1,on}}}}{{{Z}}_{\rm{0}}} \right)}}},}$

${H_{{\rm{att}}}}({{s}}) = \frac{{{{{Z}}_{\rm{0}}}\left[ \begin{array}{l} {C_{{\rm{M1,off}}}}{{s}}\left( {{R_{\rm{1}}}{R_{\rm{2}}}^2 + 2{R_1}{R_2}{R_3} + {R_1}{R_3}{R_{{\rm{M2,on}}}} + 2{R_2}{R_1}{R_{{\rm{M2,on}}}}} \right) +\left( {2{R_2}{R_{{\rm{M2,on}}}} + {R_1}{R_3} + 2{R_2}{R_3} + {R_1}{R_{{\rm{M2,on}}}}} \right) \end{array} \right]}}{{\left( \begin{array}{l} {R_1} + 2{R_3} + {{{Z}}_{\rm{0}}} + 2{R_{{\rm{M1,on}}}} \end{array} \right)\left[ {\left( {{R_1}{R_2} + 2{R_2}{R_{\rm{s}}} + {R_1}{{{Z}}_{\rm{0}}}} \right) + 2{R_1}{R_2}{{{Z}}_0}{C_{{\rm{M1,off}}}}{{s}}} \right]}}.$

在理想情况下,桥T单元只有一个零点和一个极点. 如图3所示,理想计算曲线表明采用理想晶体管、电阻等器件搭建桥T衰减单元时零、极点分布情况. 图中,A为衰减量,f为工作频率。参考态时极点(fref,p)率先出现在77.03 GHz,零点(fref,z)位于105.26 GHz;衰减态零极点出现的顺序恰好相反,零点(fatt,z)先于极点(fatt,p),分别位于122.69 GHz和168.31 GHz.

图 3

图 3   4 dB桥T衰减幅度响应及零、极点分布

Fig.3   Amplitude response and pole-zero distribution of 4 dB bridge-T cell


在实际电路中,小信号电路的复杂寄生效应影响不会只产生如简化分析中仅有的一对零、极点[5],因此实际衰减和附加相移的曲线与理想计算一定存在差异. 采用HHNEC 0.18 μm SiGe BiCOMS工艺提供的模型进行电路搭建,当衰减量为4 dB时各器件参数值见表1。验证零、极点分布对信号幅度趋势影响如图3所示。在实际电路中零、极点对整体幅相趋势影响与在理想元器件模型搭建中的电路一致,仿真结果具有可参考性.

表 1   4 dB桥T衰减单元器件参数

Tab.1  Device parameters of 4 dB bridge-T attenuation unit

参数 单位 数值 参数 单位 数值
R1 Ω 44.00 RM1,on Ω 9.84
R2 Ω 38.00 CM1,off fF 43.36
R3 Ω 56.00 RM2,on Ω 23.00
Z0 Ω 50.00 CM2,off fF 20.66

新窗口打开| 下载CSV


零极点分布对于2种状态下的相位响应,如图4所示.图中, $\theta $为附加相位误差。 由图可知,参考态中的极点先于零点出现,造成相位首先出现后滞;衰减态则相反,造成相位误差随频率升高单调增加,对整个相控系统稳定性造成影响,因此补偿结构要兼顾减小附加相移、提高系统稳定性的作用.

图 4

图 4   4 dB桥T衰减相位响应及零、极点分布

Fig.4   Phase response and pole-zero distribution of 4 dB bridge-T cell


2.2. 旁路电容补偿结构

图2的基础上,并联一个补偿电容Cs,得到传输函数均为关于频率的二项式. 补偿电容作用在衰减态,使第一对极点先于零点出现,且二者理想上处于相同频率以相互抵消,经计算表1R3更改为60 Ω,新加入的Cs容值为71.5 fF,传输函数为

$ {{H_{{\rm{ref}}}}({{s}}) \!=\! \dfrac{{{R_1}^2{R_2}{{{Z}}_{\rm{0}}}\left[ \begin{array}{l} \left( {{\rm{2}}{R_2} \!+\! {R_{{\rm{M1,on}}}} + {R_{{\rm{M1,on}}}}{\rm{2}}{R_2}} \right){{{s}}^{\rm{2}}} \!+\! ({C_{{\rm{M2,off}}}}{R_2}^2 \!+\! 2{C_{\rm{s}}}{R_2}{R_3}){{s}} \! +\! (2{C_{\rm{s}}}{R_2}{R_3}{R_{{\rm{M1,on}}}}\! +\! \cdots){{s}} \!+\! {C_{{\rm{M1,off}}}}{C_{\rm{s}}}{R_2}^2{R_3}{R_{{\rm{M1,on}}}}({R_{{\rm{M1,on}}}} \!+\! 1) \end{array} \right]}}{{\left( \begin{array}{l} 2{R_1}^2{R_2}^2{R_{{\rm{M1,on}}}} - 2{R_1}^2{R_2}{{{Z}}_0}^2 \cdots \end{array} \right){{{s}}^{\rm{2}}}\! +\! \left( \begin{array}{l} {C_{{\rm{M2,off}}}}{R_1}^2{R_2}^3{R_{{\rm{M1,on}}}} \!+\! 2{C_{\rm{s}}}{R_1}{R_2}^2{R_3}{{{Z}}_{\rm{0}}}^{\rm{2}} \!+\!\cdots \end{array} \right)s \!+\! \left( \begin{array}{l} {C_{\rm{s}}}{C_{{\rm{M1,off}}}}{R_2}^2{Z_0}{R_{{\rm{M1,on}}}}\! +\! {C_{{\rm{M1,off}}}}{C_{\rm{s}}}{R_1}^2 \!+\! \cdots\end{array} \right)}}},$

${H_{{\rm{att}}}}(s) = \frac{{{R_1}^2{R_2}\left[ \begin{array}{l} 2{C_{{\rm{M1,off}}}}{C_{\rm{s}}}{R_2}{R_3}{R_{{\rm{M2,on}}}}{{{s}}^{\rm{2}}} + {C_{\rm{s}}}{R_2}{R_{{\rm{M2,on}}}}{{s + }} 2{C_{\rm{s}}}{R_2}{R_3}{R_{{\rm{M2,on}}}}{{s + }}2{R_2}{R_3} + 2{R_2}{R_{{\rm{M2,on}}}} + \cdots \end{array} \right]}}{{\left( \begin{array}{l} {R_2}{R_3}{{{Z}}_{\rm{0}}}{R_{{\rm{M2,on}}}}{{{s}}^{\rm{2}}} + R_1^2{R_2}^2 + R_1^2{{{Z}}_{\rm{0}}}^{\rm{2}} + \cdots \end{array} \right) + \left( \begin{array}{l} {C_{\rm{s}}}{R_1}{R_2}^2{{{Z}}_{\rm{0}}}^{\rm{2}} + {C_{{\rm{M1,}} {\rm{off}}}}{R_1}^2{R_2}{{{Z}}_{\rm{0}}}^{\rm{2}} + 4{C_{\rm{s}}}{R_1}{R_2}{{{Z}}_{\rm{0}}}{R_{{\rm{M2,on}}}} + \cdots \end{array} \right){{s}}}}.$

由于各器件参数值已知,式中表示常数的多项式被部分省略,但能通过传输函数中s的次幂数得知Cs的引入额外增加了一对零极点.零极点的位置变化如图5所示. 由图可知,参考态,第一对零点和极点分别出现在28.3 GHz 和27.6 GHz,非常接近,因此两者的影响几乎可以抵消,同时也表明未显现的对消零、极点对整体平坦的重要意义. 另一对极点先于零点出现,因此极点起到了主要调节作用. 衰减态时,2个极点率先出现在77±2.48i处. 在系统响应中,极点的虚部代表系统震荡的快慢,在极点出现时衰减态的幅度产生衰减,而后在90.42 GHz出现的零点修正了这一影响,相比于普通桥T结构工作频段,带有旁路电容的桥T衰减结构的工作频段得到极大拓展.相比于无补偿的普通桥T结构,引入新的容性元件以及高频耦合的影响使得高频段的波动加剧,导致随着频率升高,实际电路频率响应的曲线与理想计算出现偏差. 如图6所示为电路仿真与理想计算幅相响应曲线,对比表明:极点和零点附近可能会影响衰减器单元的频率特性,需要结合具体情况仿真调节补偿电容的容值,以消除隐匿的其他零、极点,达到拓展工作频段的目的.

图 5

图 5   含有旁路电容补偿的4 dB桥T衰减结构零极点分布

Fig.5   Pole-zero distribution of 4 dB bridge-T cell with Cs


以上分析表明在容性校正结构可以通过调整零极点的位置改变频率响应,进而优化工作频带和误差精度. 对于衰减量较大的单元,如8、16 dB,一般采用π型结构. 由于π型结构器件数目多,含有Cs补偿电容的结构在设计大衰减量单元时,受到的寄生效应和高频影响更复杂,存在较宽工作频带内性能不稳定的问题,需要进一步补偿.

图 6

图 6   含有旁路电容4 dB桥T衰减结构幅相响应

Fig.6   Amplitude and phase response of 4 dB bridge-T cell with Cs


3. 整体电路设计和仿真

3.1. 新型的双重电容补偿衰减结构

图7所示,本文提出具有双重电容补偿的全新结构. 图中,虚线连接部分为增添的补偿电容,在π型2个并联支路的旁路补偿电容基础上,再增加一个水平方向的Ch,构成三阶滤波结构,再增加一对零、极点. 由于传输函数过于复杂,在此不予列出,双重电容补偿结构的容值确定与旁路电容方法相同,可以通过Matlab计算得到.

图 7

图 7   具有双电容补偿结构的衰减结构

Fig.7   Attenuator structure with double capacitor


旁路电容补偿结构和具有双电容补偿结构幅度响应如图8所示,参考态曲线,同时也代表衰减单元的插入损耗(insert loss,IL),表明前者在18 GHz以后衰减平坦度急剧恶化,在20 GHz处达到−4.1 dB. 而本文提出的双重电容补偿结构不但在32 GHz频带内依然维持着相对平坦的衰减量,同时在50 GHz的频带内,插入损耗仍小于−2.3 dB,表明具有双重电容补偿的衰减结构对于降低整个衰减系统功耗有着重要意义.

图 8

图 8   2种电容补偿结构幅度响应对比

Fig.8   Comparison of amplitude response of two capacitors compensation structures


图9所示为普通π型衰减单元与其他2种补偿结构的信号衰减平坦度和相位误差的仿真结果对比. 由图可知,仅含有Cs的π型电路,衰减态时在55 GHz出现了一对不在实轴的零点,而下一个极点出现在78 GHz;增加Ch后分别在58 GHz和68.5 GHz增加了2个极点,补偿了率先出现的零点.双重补偿结构在旁路电容补偿的基础上进一步拓展了最高工作频率,同时减小了衰减和相移的误差,对插损亦有优化.

图 9

图 9   普通衰减单元与2种改进π型结构对比

Fig.9   Comparison of ordinary π-topology attenuation cell and two improved structures


3.2. 减小插损设计

在硅基工艺中,晶体管开关导通的沟道电阻是产生插入损耗的主要原因. 本文全部开关均采用体悬浮的深N阱技术,以减小衬底耦合产生的信号损失. 同时对衰减单元进行简化设计以整体减小插损.

3.2.1. 体悬浮深N阱晶体管开关

图10所示,在NMOS晶体管的P衬底上注入N+掺杂形成的隔离层称为深N阱(deep N-type well,DNW),DNW将P-well体端隔离以减小电容耦合和信号泄露,同时DNW接高电平,形成一对反接PN结,可以屏蔽公共衬底耦合产生的噪声干扰和寄生效应带来的相位延迟,使开关具有良好的隔离度[15-17]. 同时体端Rsub取10 kΩ大电阻相当于开路,将源、漏与衬底寄生电容悬浮隔离,避免对地的信号泄露,并减小信号在寄生元件上的摆幅,进而减小插损提高线性度[3, 18].

图 10

图 10   浮体开关电路及深N阱剖面图

Fig.10   Body-float switch circuit and cross section of deep N-type well


3.2.2. 简化T衰减结构

在T型衰减单元中移除串联通路上的开关,能减小由导通电阻引起的信号损耗,同时降低相位随频率增大而产生的偏差. 在整体响应中,小衰减量单元的串联电阻的影响远不如并联电阻的影响大[5, 19]. 如图11所示,在整体设计中将0.5 dB和1 dB衰减单元设计为简化T结构,整体插损降低近5 dB,但这同时引起一定程度的匹配恶化.

图 11

图 11   整体电路设计及最终版图

Fig.11   Design of whole circuit and final layout


3.3. 整体版图设计与仿真

本文设计的6位数字步进式衰减电路采用3种衰减结构:1)0.5 、1 dB采用简化T型,2)2 、4 dB采用旁路电容补偿的桥T型,3)8 、16 dB采用双电容补偿的π型. 在对单个模块进行实部匹配优化后,模块间采用串联电感实现共轭匹配;各模块的级联顺序影响衰减器的线性、负载效应和功率处理能力[20-21]. 本文对级联顺序作出规划与调整,各衰减单元级联顺序如图11(a)所示,SW0~SW5为从低至高位的控制电平,采用二级反相器提供一对反相电压,减少了压控端焊盘数量,节约了版图面积. 整体版图如图11(b)所示,衰减器采用自行设计的电感和U型传输线,确保各衰减单元实部始终匹配在50 Ω.

使用Cadence Spectre RF 进行后仿提参,并使用ADS momentum工具对电感、传输线效应、信号线等高频敏感部分进行电磁仿真,整体电路仿真结果如图12所示.图12(a)为0~21 GHz工作频带内衰减器衰减情况。图中,A'为相对衰减量。由图可知,64态相对衰减曲线表明设计的6位衰减器相对衰减量平坦均匀,具有较好的衰减功能. 图12(b)为衰减器的衰减精度和附加相移均方根(root mean square, RMS),在0~21 GHz的超宽工作频率范围内,衰减误差均方根小于0.23 dB,相位误差均方根小于4.38°,衰减器具有良好的衰减平坦特性和相位误差. 图12(c)(d)分别为输入和输出的回波损耗(return loss, RL),由于采用简化T结构的设计,输入回波损耗中的两态曲线在高频处有所恶化. 图12(e)表明工作频带内插入损耗为−4~ −11.04 dB.图12(f)显示中心频率10 GHz处输入1 dB 压缩点 IP1dB为17.3 dBm,表明整体电路具有良好线性度. 图中P为功率。

图 12

图 12   6位步进式衰减器仿真结果

Fig.12   Simulation result of 6 bit digital step attenuator


本文设计的衰减电路与几种硅基步进式衰减结构的主要性能对比如表2所示. 表中,D为工艺尺寸,RA为衰减范围,SA为衰减步进,S为电路面积。本文的双重电容补偿结构在0~21 GHz超宽工作频带内对衰减平坦和相位误差有良好的优化作用,提升了对信号幅度的精准控制能力,工作频带较文献[6]的扩展5倍,衰减平坦精度相比文献[8]和[12]的提高超过50%.

表 2   电容补偿结构衰减器关键性能对比

Tab.2  Key performance comparison of capacitor compensation structure digital step attenuator

设计结构 D/μm f/GHz RA/dB SA/dB IL/dB RL/dB RMSA'/dB RMSθ/(°) IP1dB/dBm S/mm2
*为核心电路面积
文献[5] 0.130 0~20 0~31.50 0.5 1.7-7.2 <−12 0.37 <4.0 10 0.14*(1.00×0.14)
文献[6] 0.350 14~18 0~31.50 0.5 8±0.6 <−10 0.29 <3.9 >10 0.27*(0.80×0.34)
文献[8] 0.180 3~22 0~31.00 1 5.53~13.07 <−11 0.53 <6.3 18.4
文献[10] 0.130 3~13 0~31.75 0.25 <6.6 <−9 0.17 <2.8 16.8 1.57(1.59×0.79)
文献[19] 0.065 8~18 0~31.50 0.5 6.1~8.6 <−10 0.1 <5.5 12 0.273*(0.91×0.3)
文献[20] 0.180 0~18 0~31.50 0.5 2.9~6.1 <−11 0.39 <2.4
本文 0.180 0~21 0~31.50 0.5 4~11.05 <−8.35 0.23 <4.38 17.3 0.172*(0.86×0.02)

新窗口打开| 下载CSV


4. 结 论

(1)在开关内嵌衰减电路中,晶体管开关引入的非理想特性和寄生参数造成衰减器误差,本文通过零、极点分析方法,提出改良式的π/T 型衰减结构,有效提高了衰减器的工作带宽和带内精度.

(2)利用HHNEC 0.18 μm SiGe BiCMOS工艺进行设计调试,仿真结果表明所设计衰减结构性能优良,具有较高精度,提出的新型双重电容补偿结构具有可拓展性和实用性,为实现数字衰减器多波段切换、跨频域覆盖的工作提供了新的设计方法.

(3)与其他相同尺寸的硅基工艺衰减器相比,本文仍存在插入损耗较大的问题. 同时,为了减小插入损耗引入的简化结构造成了高频处输出匹配性能的恶化,针对高频耦合对线性度和相位频率响应特性的影响,可以进一步采用开关电路进行级联匹配电感的切换,优化衰减电路输出匹配性能.

参考文献

DOGAN H, MEYER R G, NIKNEJAD A M.

Analysis and design of RF CMOS attenuators

[J]. IEEE Journal of Solid-State Circuits, 2008, 43 (10): 2269- 2283

DOI:10.1109/JSSC.2008.2004325      [本文引用: 1]

MILICEVIC M, MILINKOVIC B, RADIC J. Digitally controlled attenuator[C]// 2016 24th Telecommunications Forum (TELFOR). Belgrade: IEEE, 2016: 1-3.

张林. 硅基毫米波衰减器集成电路研究[D]. 成都: 电子科技大学, 2018.

[本文引用: 2]

ZHANG Lin. Research on silicon-based millimeter-wave integrated attenuator circuits[D]. Chengdu: University of Electronic Science and Technology of China, 2018.

[本文引用: 2]

ZHANG L, ZHAO C X, ZHANG X N, et al

A CMOS K-band 6-bit attenuator with low phase imbalance for phased array applications

[J]. IEEE Access, 2017, 5: 19657- 19661

DOI:10.1109/ACCESS.2017.2750203      [本文引用: 1]

SONG I, CHO M K, JHON D C

Design and analysis of a low loss, wideband digital step attenuator with minimized amplitude and phase variations

[J]. IEEE Journal of Solid State Circuits, 2018, 53 (8): 1- 12

DOI:10.1109/JSSC.2018.2850559      [本文引用: 6]

SHI W B, MA K X, MOU S X, et al. A compact Ku-band 6-bit attenuator in 0.35 μm SiGe BiCMOS technology[C]// Electrical Design of Advanced Packaging and Systems Symposium (EDAPS) of IEEE. Haining: IEEE, 2017: 1-3.

[本文引用: 4]

DAVULCU M, CALISKAN C, KALYONCU I, et al

7-Bit SiGe-BiCMOS step attenuator for x-band phased-array RADAR applications

[J]. IEEE microwave and wireless components letters, 2016, 26 (8): 598- 600

DOI:10.1109/LMWC.2016.2585565      [本文引用: 1]

ZHANG Y L, ZHUANG Y Q, LI Z R, et al

A 5-bit lumped 0.18 μm CMOS step attenuator with low insertion loss and low phase distortion in 3~22 GHz applications

[J]. Micro electronics Journal, 2014, 45 (4): 468- 476

URL     [本文引用: 3]

KU B H, HONG S H

6-Bit CMOS digital attenuators with low phase variations for x -band phased-array systems

[J]. IEEE Transactions on Microwave Theory and Techniques, 2010, 58 (7): 1651- 1663

DOI:10.1109/TMTT.2010.2049691      [本文引用: 2]

DAVYLCU M, BURAK A, GURBUZ Y

A 7-bit reverse-saturated SiGe HBT discrete gain step attenuator

[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2020, 67 (4): 665- 669

DOI:10.1109/TCSII.2019.2922418      [本文引用: 1]

BAE J, LEE J, NGUYEN C

A 10~67 GHz CMOS dual function switching attenuator with improved flatness and large attenuation range

[J]. IEEE Transactions on Microwave Theory and Techniques, 2013, 61 (12): 4118- 4129

DOI:10.1109/TMTT.2013.2288694     

张岩龙, 庄奕琪, 李振荣, 等

一种5~20 GHz低插损低相位误差的CMOS衰减器

[J]. 西安电子科技大学学报: 自然科学版, 2015, 42 (2): 89- 94

URL     [本文引用: 2]

ZHANG Yan-long, ZHUANG Yi-qi, LI Zhen-rong, et al

5~20 GHz CMOS attenuator with a low insertion loss and a low phase error

[J]. Journal of Xidian University: Natural Science, 2015, 42 (2): 89- 94

URL     [本文引用: 2]

AHMADIKIA A, KARAMI P, ATARODI S M

Analysis and design of a DC to 18 GHz 6-bit attenuator with simultaneous phase and gain error correction

[J]. AEU-International Journal of Electronics and Communications, 2019, 110: 152829

DOI:10.1016/j.aeue.2019.152829      [本文引用: 1]

POZAR David M. 微波工程: 第3版[M]. 张肇仪, 周乐柱, 吴德明,等译. 北京: 电子工业出版社, 2006.

[本文引用: 1]

李健康, 沈宏昌, 陈亮, 等

Ku波段 SiGe幅相多功能芯片设计

[J]. 固体电子学研究与进展, 2017, 37 (1): 15- 20

URL     [本文引用: 1]

LI Jian-kang, SHEN Hong-chang, CHEN Liang, et al

Design of Ku-band SiGe multi-function chip with phase and amplitude control

[J]. Research and Progress of SSE, 2017, 37 (1): 15- 20

URL     [本文引用: 1]

徐永祥, 赵瑞华

5~40 GHz CMOS衰减器的设计与实现

[J]. 半导体技术, 2018, 43 (8): 591- 597

URL    

XU Yong-xiang, ZHAO Rui-hua

Design and implementation of a 5~40 GHz CMOS attenuator

[J]. Semiconductor Technology, 2018, 43 (8): 591- 597

URL    

HUANG Y Y, WOO W, LEE C H, et al. A CMOS wide-bandwidth high-power linear-in-dB variable attenuator using body voltage distribution method[C]// 2010 IEEE Radio Frequency Integrated Circuits Symposium. Anaheim: IEEE, 2010: 303-306.

[本文引用: 1]

MIN B W, REBEIZ G M

Ka-band low-loss and high-isolation switch design in 0.13 μm CMOS

[J]. IEEE Transactions on Microwave Theory and Techniques, 2008, 56 (6): 1364- 1371

DOI:10.1109/TMTT.2008.921749      [本文引用: 1]

YE J, LI W, GONG J, et al. A wideband 6-bit Digital Attenuator with high accuracy in 65 nm CMOS[C]// 2018 14th IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT). Qingdao: IEEE, 2018: 1-3.

[本文引用: 2]

ASKARI M, KAABI H, KAVIAN Y S

A switched T-attenuator using 0.18 μm CMOS optimized switches for DC-20 GHz

[J]. AEU-International Journal of Electronics and Communications, 2015, 69 (12): 1760- 1765

DOI:10.1016/j.aeue.2015.08.016      [本文引用: 2]

BAE J, NGUYEN C

A novel concurrent 22~29/57~64 GHz dual-band CMOS step attenuator with low phase variations

[J]. IEEE Transactions on Microwave Theory and Techniques, 2016, 64 (6): 1867- 1875

DOI:10.1109/TMTT.2016.2546256      [本文引用: 1]

/