浙江大学学报(工学版)

浙江大学学报(工学版), 2022, 56(7): 1294-1301 doi: 10.3785/j.issn.1008-973X.2022.07.004

计算机技术、信息技术

基于双电压和倍频技术的低功耗高效率发射机

崔梦倩,, 宗培胜, 魏国, 王科平,

1. 天津大学 微电子学院，天津 300072

2. 东南大学 信息科学与工程学院，江苏 南京 211189

Low-power and high-efficiency transmitter based on dual-supply voltage and frequency multiplication technique

CUI Meng-qian,, ZONG Pei-sheng, WEI Guo, WANG Ke-ping,

1. School of Microelectronic, Tianjin University, Tianjin 300072, China

2. School of Information Science and Engineering, Southeast University, Nanjing 211189, China

通讯作者: 王科平，男，教授，博导. orcid.org/0000-0003-3287-9147. E-mail： kpwang@tju.edu.cn

收稿日期: 2021-06-29  

基金资助: 国家自然科学基金资助项目（61774035）；江苏省自然科学基金资助项目（BK20191260）

Received: 2021-06-29  

Fund supported: 国家自然科学基金资助项目（61774035）；江苏省自然科学基金资助项目（BK20191260）

作者简介 About authors

崔梦倩（1996—），女，硕士生，从事射频模拟集成电路的研究.orcid.org/0000-0001-6974-2545.E-mail：cmq_15028576218@sina.com , E-mail：cmq_15028576218@sina.com

摘要

为了克服电池容量的局限性，延长芯片的待机时间，针对传统发射机的高功耗、低效率问题，提出新型发射机架构. 采用2级注入锁定环形振荡器提供多相信号，电荷泵自举升压电路对该多相信号进行电压提升，实现低电压低功耗设计. 边沿合成器对多相信号进行倍频，使前级电路工作在低频，降低系统功耗. 基于55 nm CMOS工艺，设计433 MHz ISM频段发射机进行验证. 仿真结果表明，发射机的输出功率为−9.7 dBm，环形振荡器和电荷泵自举升压电路工作在0.6 V电源电压下，边沿合成器工作在1.2 V电源电压下，发射机整体功耗为357.04 µW，效率为29.83%，版图面积为70 µm×100 µm. 实验结果证明，所提结构具有功耗低、效率高、面积小和复杂度低的优点.

关键词： 发射机 ; 低功耗 ; 低电压 ; 自举升压 ; 边沿合成 ; 注入锁定

Abstract

A new transmitter architecture was proposed to solve the high power consumption and low efficiency problems of the traditional transmitter in order to overcome the limitation of battery capacity and prolong the standby time of the chip. A two-stage ring oscillator based on injection locking technique was used to provide multiphase signal. The self-boosted charge pump circuit boosts the voltage of the multi-phase signal in order to achieve a low-voltage and low-power design. The edge combiner was used to multiply the frequency of the multiphase signal, which ensured that the pre-stage circuit can work at low frequency with low power consumption. The 433 MHz ISM transmitter was designed in a 55 nm CMOS technique for verification. The simulation results show that the output power is −9.7 dBm. The ring oscillator and charge pump can work at a 0.6 V supply, and the edge combiner works under 1.2 V supply. The whole transmitter consumes 357.04 µW, the efficiency is 29.83%, and the layout occupies an area of 70 µm×100 µm. The simulation results show that the proposed structure has the advantages of low power consumption, high efficiency, small area and low complexity.

Keywords： transmitter ; low power consumption ; low voltage ; self-boosted voltage ; edge combining ; injection-locking

PDF (3734KB) 元数据 多维度评价 相关文章 导出 EndNote| Ris| Bibtex  收藏本文

本文引用格式

崔梦倩, 宗培胜, 魏国, 王科平. 基于双电压和倍频技术的低功耗高效率发射机. 浙江大学学报(工学版)[J], 2022, 56(7): 1294-1301 doi:10.3785/j.issn.1008-973X.2022.07.004

CUI Meng-qian, ZONG Pei-sheng, WEI Guo, WANG Ke-ping. Low-power and high-efficiency transmitter based on dual-supply voltage and frequency multiplication technique. Journal of Zhejiang University(Engineering Science)[J], 2022, 56(7): 1294-1301 doi:10.3785/j.issn.1008-973X.2022.07.004

随着无线体域网(wireless body area network，WBAN)技术的发展，市场对低功耗高性能无线通讯系统的需求与日俱增[1]. 尤其是辅助医疗领域，越来越多的可穿戴和可植入式医疗通信设备被用于感知心率、脑信号和血压等重要的人体参数[2-4]. 发射机芯片作为通信领域不可缺少的一部分，直接影响通信系统的整体功耗. 为了延长无线设备的待机时间，克服电池容量的限制，提高电池的使用寿命，低功耗发射机设计成为国内外的研究热点[5-8].

传统发射机往往采用特定结构的锁相环结合功率放大器[9-10]或者次谐波注入锁定环形振荡器与直接调制功率放大器结合[11]，实现功耗的降低. 这些发射机的所有模块都工作在载波频率上，只能降低有限的功耗. 近年来，边沿合成技术被提出并得到了广泛的应用[12-14]. 该技术利用低频振荡器进行倍频，合成高频的射频信号，与传统发射机的高频本振电路相比，只需要一个工作在较低频率的本振电路，极大地降低了发射机的功耗，实现了较高的能量效率.

本文提出结合低电压设计技术和边沿合成技术的发射机架构. 与传统架构相比，利用边沿合成技术,可以使前级电路工作在低频；利用低电压技术,可以使频率生成模块工作在0.6 V的超低电压下，降低系统的功耗，提高发射机的效率. 基于应用背景的要求，利用55 nm CMOS工艺，采用0.6 V和1.2 V双电压供电，设计输出信号在ISM频段、输出频率为433 MHz的ISM频段、功耗为357.04 µW、效率为29.83%的低功耗高效率发射机.

1. 系统架构

如图1所示为3种常见的发射机的架构.基于图1(a)所示的直接转换发射机可以灵活地支持多种调制方式，但是相对复杂的结构和较大的功耗限制了它的应用场景，这种架构的正交相位误差受工艺偏差的影响较大. 如图1(b)所示的直接调相发射机的结构简单，能够满足发射机高能效的要求，但是各个模块均工作在射频频率，额外增加了系统的整体功耗. 如图1(c)所示为极坐标发射机，利用坐标旋转数字计算算法（coordinate rotation digital computer，Cordic），将基带信号分解为幅值信号和相位信号. 与传统的拓扑结构相比，这种结构具有很高的线性度和较高的能源效率，但是振幅路径和相位路径之间的延迟不匹配降低了发射机的性能，需要的锁相环（phase looked loop，PLL）增加了设计的复杂度.

图 1

新窗口打开| 下载原图ZIP| 生成PPT

图 1   发射机架构

Fig.1   Transmitter architectures


持续监测心率、血压和血氧饱和度等人体重要参数的可穿戴和可植入式医疗通信设备，由于受到电池尺寸的限制，对功耗具有很高的要求，上述高功耗的架构往往不再适用. 提出的低功耗、高效率发射机的系统架构如图2所示，由2级注入锁定环形振荡器、自举升压电荷泵（charge pump，CP）、边沿合成器和片外匹配网络组成. 环形振荡器用于产生9路低频方波信号，电荷泵将环形振荡器的输出波形进行电压提升，边沿合成电路将9路低频多相信号的边沿进行组合，合成9倍频的高频信号，经过片外匹配网络发射到天线上. 注入频率仅须根据数据改变Δf，输出频率可以根据数据而变化9Δf，实现FSK调制.

图 2

新窗口打开| 下载原图ZIP| 生成PPT

图 2   低功耗、高效率的发射机架构

Fig.2   Low-power and high-efficiency transmitter architecture


利用提出的自举升压电荷泵进行电压变换，使得低电压的设计成为了可能. 整个发射机系统采用双电压供电，其中环形振荡器和电荷泵工作在0.6 V的超低电压下，边沿合成器工作在1.2 V的电源电压下.

2. 电路结构及理论分析

2.1. 注入锁定环形振荡器

采用2级注入锁定环形振荡器[8]产生本振信号，具体结构如图3所示. 第1级为3级环形振荡器，由外部信号单相注入，用于产生频率为48.1 MHz、相位间隔为240°的3路低频信号. 第2级为9级环形振荡器，采用3相信号对称注入，用于产生9路多相信号A1, A2, A3, ···, A9，仿真波形如图4所示，相邻两路信号的相位差为200°. 图中，V为电压.

图 3

新窗口打开| 下载原图ZIP| 生成PPT

图 3   注入锁定环形振荡器

Fig.3   Injection-locked ring oscillator


图 4

新窗口打开| 下载原图ZIP| 生成PPT

图 4   环形振荡器的输出波形

Fig.4   Output waves of ring oscillator


相比于传统LC振荡器，环形振荡器的结构更加简单，避免了片上电感的使用，大大减小了芯片面积. 注入锁定可以使环形振荡器无条件稳定和快速稳定[15]，2级多相注入锁定不仅可以改善多相信号的相位和幅度失配，而且可以增大环形振荡器的锁定范围，提高电路的可靠性[7].

大多数发射机采用1.2 V的供电电压来保证环形振荡器具有足够的电压摆幅，不利于功耗的降低. 本研究得益于后级的自举升压电荷泵模块，使得环形振荡器可以工作在0.6 V的超低电压下，通过后级的电荷泵模块来提高电压摆幅. 降低前级电路的供电电压减小了环形振荡器的功耗，提高了发射机的整体效率.2级环形振荡器结合自举升压电荷泵在0.6 V低压下的相位噪声性能如图5所示. 图中，f为频率，PN为相位噪声.

图 5

新窗口打开| 下载原图ZIP| 生成PPT

图 5   相位噪声性能

Fig.5   Phase noise performance


2.2. 自举升压电荷泵

对于超低电压（0.6 V）射频发射机而言，电源电压过低，会导致环形振荡器输出波形的电压摆幅过低. 这不仅会增加边沿合成电路的导通损耗，也会降低电路的性能. 提出自举升压电荷泵，将环形振荡器的输出波形进行电压抬升，增大输出波形的振幅，提高发射机的整体效率.

传统电荷泵的类型主要有交叉耦合型电荷泵[16]、二极管型电荷泵[17]、Dickson型电荷泵[18]等. 如图6所示，这些电荷泵利用电容储存电荷的作用，依靠多个时钟脉冲来控制晶体管的导通或者截止，控制电容的充电或放电. 通过多个电荷泵的级联作用，可以将输出电压VOUT进行多级抬升，VOUT可以高于供电电压VDD[19]. 这些电荷泵除了输入信号外，还需要额外的多个时钟脉冲信号，增大了设计的复杂度.

图 6

新窗口打开| 下载原图ZIP| 生成PPT

图 6   传统电荷泵的结构

Fig.6   Structure of traditional charge pump


为了避免采用额外的多相时钟脉冲，采用如图7所示的自举升压电荷泵，供电电压为0.6 V. 该电荷泵由3个NMOS晶体管、2个PMOS晶体管和1个电容组成. 晶体管MN1和MP1构成一组反相器，MN2和MP2构成一组反相器，与传统PMOS管的接法不同，晶体管MP3的漏极接VDD，源极接在电容的右侧.

图 7

新窗口打开| 下载原图ZIP| 生成PPT

图 7   自举升压电荷泵电路

Fig.7   Self-boosted voltage charge pump circuit


输入方波VIN和输出方波VOUT为所需的时钟脉冲，其中VIN为电压摆幅为低电压（0.6 V）的方波信号. 当VIN为高电平时，晶体管MN1和MN2导通，MP1和MP2截止，此时VOUT为低电平，使晶体管MP3导通，电容C的左侧为低电平，右侧为高电平，因此电容C两端电压近似等于VDD. 当VIN变为低电平时，MP1和MP2导通，MN1和MN2截止，此时VOUT为高电平，使MP3处于截止状态，处于导通状态的晶体管MP1使得电容左侧的电压为VDD，即0.6 V. 由于电容两端本身有0.6 V的压差，电容右端的电压VCP变为1.2 V. 由于MP2的导通作用，VOUT的电压为1.2 V.

如图8所示为电荷泵的输入输出波形. 提出的电荷泵无需外部额外的时钟脉冲，就可以将输入方波的摆幅提高2倍，且工作在0.6 V的低电压下，不仅结构简单，而且功耗极低.

图 8

新窗口打开| 下载原图ZIP| 生成PPT

图 8   自举升压电荷泵的波形

Fig.8   Waveform of self-boosted voltage charge pump


由于电容的损耗及反相器的延迟导致输入输出时钟不完全重叠而造成的电荷泄露[20]等，使得实际升压后的电平稍低于1.2 V. 晶体管MP3在开关切换时的状态如图9(a)所示，当VIN由高电平变为低电平时，MP3未立刻关断， MP3的源极电压VS(即VCP)由0.6 V逐渐上升到1.2 V，MP3的栅极电压VG(即输出电压VOUT)由0 V逐渐上升到1.2 V，MP3的漏极连到了VDD，所以MP3的漏极电压一直为0.6 V.

图 9

新窗口打开| 下载原图ZIP| 生成PPT

图 9   升压时MP3的状态

Fig.9   Status of MP3 during boost


为了便于分析，如图9(b)所示为MP3的漏源电压VDS(即VD−VS)和栅源电压VGS(即VG−VS)的变化曲线. 图中，K点为电压VS和VG开始上升的点，M点为VGS等于MP3的阈值电压VTH的点，由于此时VDS接近于0 V，可以近似认为VGS−VDS等于VTH3,即M点可以粗略近似为临界饱和点. N点时VGS约等于0 V，表示MP3关断的点. 在MP3完全关断之前，电容通过MP3进行放电，使得VOUT稍低于1.2 V.

在K点和M点之间，由于VGS ≤ VTH < 0，且 VGS−VDS ≤ VTH < 0， M点之前晶体管MP3处于线性区，此时流过MP3的电流ID3为

$ {I_{{\text{D3}}}} = {\mu _{\text{p}}}{C_{{\text{ox}}}}\frac{W}{L}\left[ {\left( {{V_{{\text{GS}}}} - {V_{{\text{TH}}}}} \right){V_{{\text{DS}}}} - \frac{1}{2}V_{{\text{DS}}}^{\text{2}}} \right]. $

式中：μp为电子迁移率，Cox为单位面积的氧化层电容， $ W $为MP3的栅宽， $ L $为栅长. 由于VDS很小，流过MP3的电流ID3可以近似表示为

$ {I_{{\text{D3}}}} = {\mu _{\text{p}}}{C_{{\text{ox}}}}\frac{W}{L}\left( {{V_{{\text{GS}}}} - {V_{{\text{TH}}}}} \right){V_{{\text{DS}}}}. $

M点之后，由于MOS管的亚阈值导电性，MP3不会突然关断. 当VGS<VTH时，ID3与VGS呈现指数关系，此时流过MP3的电流近似为

$ {I_{{\text{D3}}}} = {I_{\text{0}}}\exp\;\left( { \frac{{{V_{{\text{GS}}}}}}{{\zeta {V_{\text{T}}}}} } \right). $

式中：I0为特征电流，VT为热电压，ζ为大于1的非理想因子.

根据流过电容的电流IC随电容两端电压VC变化的公式

$ {I_{\text{C}}} = {{C}}\frac{{{\rm{d}}{V_{\text{C}}}}}{{{\rm{d}}t}}. $

可以得出，由于MP3在开关切换时存在漏电流ID3导致的电容两端的电压减小量为

$ \Delta V = \frac{1}{{{C}}}\int {{I_{{\text{D3}}}}{\rm{d}}t} . $

由式(5)可知，ΔV与MP3完全关断之前泄漏的电流的积分成正比，与电容C成反比. 电容越大，VOUT越接近于1.2 V，但是电容增加，芯片的面积会增加. 本文在芯片面积与最后的稳定电压之间进行折中，选取较小的电容，VOUT可以达到1.149 V，完全满足后续电路的需求.

2.3. 边沿合成电路

边沿合成电路用于将输入的多相方波信号进行9倍频，输出高频信号，同时作为功率放大器使用，将输出功率推送到天线上.

为了实现倍频功能，逻辑门经常作为边沿合成电路的模块. Chen等[21-22]采用多个与非门和非门实现了倍频，由于逻辑单元的电流驱动能力不足，需要使用额外的功率放大器将输出信号驱动到天线. 这不仅增大了芯片的面积，还增加了系统的整体功耗.

本研究为9倍频边沿合成结构，若采用逻辑门电路实现，则需要大量的晶体管，不仅增大了电路的面积和功耗，而且容易受到尺寸失配的影响，须使用额外的功率放大器. 采用如图10所示的边沿合成电路[5]，由9路NMOS支路组成. 每一路NMOS支路包含2个级联的NMOS晶体管，只有2个晶体管的输入均为高电平时，该支路才会导通，在其他情况下该支路均处于断开状态. 将9路NMOS的漏极连到一起，在电流域实现信号的相加，相加后的电流被抽头电容LC匹配网络吸收，输出波形为A1A2+A2A3+···+A9A1的信号，实现了输入信号的9倍频功能.

图 10

新窗口打开| 下载原图ZIP| 生成PPT

图 10   边沿合成电路

Fig.10   Edge combiner circuit


片外匹配网络为基于抽头电容的谐振器，由电容C1、电容C2和电感L组成，VDD通过电感给NMOS晶体管供电. 该匹配网络转换发射机的源阻抗以匹配50 Ω天线，衰减带外杂散，且滤除信号中的谐波分量. 该匹配网络所需的电容C1和C2分别为7.2和33.45 pF，电感L为22 nH，谐振频率为433 MHz.

3. 版图设计和仿真结果

基于55 nm CMOS工艺设计的整体版图如图11所示. 5个焊盘分别为信号注入焊盘、输出焊盘、0.6 V电源电压焊盘、1.2 V电源电压焊盘及地线焊盘，包含焊盘的芯片面积为250 μm × 220 μm，核心面积仅为70 μm × 100 μm.

图 11

新窗口打开| 下载原图ZIP| 生成PPT

图 11   发射机的整体版图

Fig.11   Layout of proposed transmitter


对版图进行参数提取，将提取的寄生参数代入电路中进行后仿真，设计的芯片架构如图2所示. 仿真结果显示，当芯片的注入信号为频率为48.1 MHz的正弦波时，天线上输出信号的频率为433 MHz，注入波形和输出波形的前/后仿真结果如图12所示. 可以看出，输出波形的周期为注入波形周期的1/9，很好地实现了9倍频的功能. 由于版图中寄生电阻和寄生电容的影响，后仿真输出波形的振幅略低于前仿真输出波形的振幅. 如图13所示为前、后仿真输出波形的频谱图. 图中，P为频谱幅度. 由于匹配网络的选频作用，输出频谱中除了基波频率(这里为433 MHz)外的其他频率成分均被很好地抑制. 芯片启动时的前、后仿真输出波形如图14所示，启动时间小于120 ns. 前仿真和后仿真的结果表明，所设计芯片的前、后仿真性能基本吻合.

图 12

新窗口打开| 下载原图ZIP| 生成PPT

图 12   注入输出波形图

Fig.12   Injecting and output waveforms


图 13

新窗口打开| 下载原图ZIP| 生成PPT

图 13   输出波形的频谱图

Fig.13   Spectrum of output waveform


图 14

新窗口打开| 下载原图ZIP| 生成PPT

图 14   启动波形图

Fig.14   Start waveform


仿真结果显示，所设计发射机的整体功耗为357.04 μW，各个模块的功耗分布如图15所示. 低电压环形振荡器的功耗为27.44 μW，自举升压电荷泵在0.6 V电压下的功耗为9.20 μW. 边沿合成电路在1.2 V电压下的功耗为320.40 μW，贡献了90%的功耗. 所设计发射机的输出功率可以达到−9.7 dBm，整体效率高达29.83%. 倍频输出的后仿真相位噪声性能如图16所示. 几种发射机的主要性能对比如表1所示. 表中，S为芯片面积，Pdis为功耗，VDD为供电电压， $\eta $为效率.

图 15

新窗口打开| 下载原图ZIP| 生成PPT

图 15   功耗分布图

Fig.15   Power distribution diagram


表 1   低功耗发射机的主要性能对比

Tab.1  Main performance comparison of low power transmitters

方法 工艺库 f/MHz 系统架构 S/mm2 VDD/V 调制方式 P/dBm Pdis/μW η/%
文献[5]方法 0.13 μm 400 延迟锁相环+边沿合成 2.5 1 FSK −16 400 6.28
文献[8]方法 0.13 μm 400 注入锁定环形振荡器+
边沿合成 		0.04 1 FSK −17 90 22
文献[9]方法 0.13 μm 915 模拟锁相环+功率放大器 0.29 1.2 FSK/OOK −18.6 367/314 3.76/4.40
文献[11]方法 65 nm 915 注入锁定环形振荡器+
功率放大器 		0.038 0.8 8PSK/OPSK −15 938 3.37
文献[12]方法 0.18 μm 315 谐波注入锁定+电容耦合倍频 0.455 7 0.8+0.2 OOK −21.3 145 5.11
文献[13]方法 0.18 μm 432 双注入锁定环形振荡器+边沿合成 NA 1 16−QAM/MSK −15 468 5.37
文献[14]方法 0.18 μm 400 双环形振荡器+边沿合成 0.06 0.8+0.2 BPSK −15 330 9.58
文献[23]方法 65 nm 430/915 注入锁定环形振荡器+
边沿合成 		1.3 0.5 16−QAM/FSK −10/−8.1 NA 15.9/23.7
文献[24]方法 0.18 μm 915 谐波注入锁定环形振荡器+边沿合成 0.041 3 NA OOK −14 200.9 19.82
文献[25]方法 22 nm 400 无源多相滤波器+
边沿合成 		0.03 0.4+0.2 BPSK −17.5 67 27
本文方法 55 nm 433 注入锁定环形振荡器+
边沿合成 		0.007 0.6+1.2 FSK −9.7 357 29.83

新窗口打开| 下载CSV


图 16

新窗口打开| 下载原图ZIP| 生成PPT

图 16   倍频输出的相位噪声性能

Fig.16   Phase noise performance of frequency multiplied output


4. 结　论

（1）提出自举升压电荷泵电路，在不影响后级电路正常工作的同时，使得前级电路可以工作在0.6 V的超低电压下，实现了低功耗的设计.

（2）所提结构克服了传统发射机功耗高和效率低的问题，采用双电压供电，功耗比文献[5]的延迟锁相环结合边沿合成结构低43 μW，效率比文献[23]的915 MHz单电压注入锁定环形振荡器配合边沿合架构的峰值效率高6.13%，比文献[9]的模拟锁相环结合功率放大器结构的效率高25.33%.

（3）本研究设计的低电压低功耗发射机延长了电池的使用寿命，避免了频繁地更换电池，可以方便地应用于可植入和可穿戴医疗设备，为能量收集系统提供了支持.

参考文献

LEE M C, KARIMI-BIDHENDI A, MALEKZADEH-ARASTEH O, et al. A CMOS inductorless MedRadio OOK transceiver with a 42μW event-driven supply-modulated RX and a 14% efficiency TX for medical implants [C]// 2018 IEEE Custom Integrated Circuits Conference. San Diego: IEEE, 2018: 1-4.

[本文引用: 1]

YUN S J, LEE J, KANG J, et al. A low power fully integrated RF transceiver for medical implant communication [C]// 2018 IEEE International Symposium on Circuits and Systems. Florence: IEEE, 2018: 1-4.

[本文引用: 1]

WANG K P, QIU L, KOO J, et al

Design of 1.8-mW PLL-free 2.4-GHz receiver utilizing temperature-compensated FBAR resonator

[J]. IEEE Journal of Solid-State Circuits, 2018, 53 (6): 1628- 1639

DOI:10.1109/JSSC.2018.2801829     

WANG K P, OTIS B, WANG Z G

A 580-μW 2.4-GHz ZigBee receiver front end with transformer coupling technique

[J]. IEEE Microwave and Wireless Components Letters, 2018, 28 (2): 174- 176

DOI:10.1109/LMWC.2017.2787064      [本文引用: 1]

RAI S, HOLLEMAN J, PANDEY J N, et al. A 500µW neural tag with 2µVrms AFE and frequency-multiplying MICS/ISM FSK transmitter [C]// 2009 IEEE International Solid-State Circuits Conference: Digest of Technical Papers. San Francisco: IEEE, 2009: 212-213.

[本文引用: 4]

王曾祺. WSN低功耗射频接收关键技术研究与芯片设计[D]. 南京: 东南大学, 2017.

WANG Zeng-qi. Low power RF receiver key technologies research and chip design for wireless sensor network applications [D]. Nanjing: Southeast University, 2017.

周于浩. 基于注入锁定和倍频的低功耗发射机芯片设计[D]. 南京: 东南大学, 2019.

[本文引用: 1]

ZHOU Yu-hao. Design of a low-power transmitter based on injection-locking and frequency multiplication [D]. Nanjing: Southeast University, 2019.

[本文引用: 1]

PANDEY J, OTIS B P

A sub-100 μW MICS/ISM band transmitter based on injection-locking and frequency multiplication

[J]. IEEE Journal of Solid-State Circuits, 2011, 46 (5): 1049- 1058

DOI:10.1109/JSSC.2011.2118030      [本文引用: 3]

JAHAN M S, LANGFORD J, HOLLEMAN J. A low-power FSK/OOK transmitter for 915 MHz ISM band [C]// 2015 IEEE Radio Frequency Integrated Circuits Symposium. Phoenix: IEEE, 2015: 163-166.

[本文引用: 3]

DIAO S X, ZHENG Y J, GAO Y, et al

A 50-Mb/s CMOS QPSK/O-QPSK transmitter employing injection locking for direct modulation

[J]. IEEE Transactions on Microwave Theory and Techniques, 2012, 60 (1): 120- 130

DOI:10.1109/TMTT.2011.2174377      [本文引用: 1]

IZAD M M, HENG C H. A 17pJ/bit 915MHz 8PSK/O-QPSK transmitter for high data rate biomedical applications [C]// Proceedings of the IEEE 2012 Custom Integrated Circuits Conference. San Jose: IEEE, 2012: 1-4.

[本文引用: 2]

DAU N, CHEN Y T, LIAO Y T. A 145μW 315MHz harmonically injection-locked RF transmitter with two-step frequency multiplication techniques [C]// 2017 IEEE MTT-S International Microwave Symposium. Honololu: IEEE, 2017: 1781-1783.

[本文引用: 2]

GUO Y G, MAI S P, WENG Z Y, et al. A 9.4 pJ/bit 432 MHz 16-QAM/MSK transmitter based on edge-combining power amplifier [C]// 2017 IEEE International Symposium on Circuits and Systems. Baltimore: IEEE, 2017: 1-4.

[本文引用: 1]

TSAI Y L, LIN C Y, WANG B C, et al

A 330-μW 400-MHz BPSK transmitter in 0.18-μm CMOS for biomedical applications

[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2016, 63 (5): 448- 452

DOI:10.1109/TCSII.2015.2505080      [本文引用: 2]

ZHOU Y S, YUAN F

A study of the lock range of injection-locked CMOS active-inductor oscillators using a linear control system approach

[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2011, 58 (10): 627- 631

DOI:10.1109/TCSII.2011.2164154      [本文引用: 1]

KER M D, CHEN S L, TSAI C S

Design of charge pump circuit with consideration of gate-oxide reliability in low-voltage CMOS processes

[J]. IEEE Journal of Solid-State Circuits, 2006, 45 (5): 1100- 1107

[本文引用: 1]

TANZAWA T, TANAKA T

A dynamic analysis of the Dickson charge pump circuit

[J]. IEEE Journal of Solid-State Circuits, 1997, 32 (8): 1231- 1240

DOI:10.1109/4.604079      [本文引用: 1]

DICKSON J F

On-chip high-voltage generation in MNOS integrated circuits using an improved voltage multiplier technique

[J]. IEEE Journal of Solid-State Circuits, 1976, 11 (3): 374- 378

DOI:10.1109/JSSC.1976.1050739      [本文引用: 1]

ZHOU Y X, WANG Z H, WANG K P. High-efficiency charge pumps with no reversion loss by utilizing gate voltage boosting technique [C]// 2020 IEEE International Symposium on Circuits and Systems. Seville: IEEE, 2020: 1-5.

[本文引用: 1]

JIANG T Q, YIN J, MAK P I, et al

A 0.5-V 0.4-to-1.6-GHz 8-phase bootstrap ring-VCO using Inherent non-overlapping clocks achieving a 162.2-dBc/Hz FoM

[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2019, 66 (2): 157- 161

DOI:10.1109/TCSII.2018.2842185      [本文引用: 1]

CHEN X, BREIHOLZ J, YAHYA F B, et al

Analysis and design of an ultra-low-power bluetooth low-energy transmitter with ring oscillator-based ADPLL and 4× frequency edge combiner

[J]. IEEE Journal of Solid-State Circuits, 2019, 54 (5): 1339- 1350

DOI:10.1109/JSSC.2019.2896404      [本文引用: 1]

CHUANG C N, LIU S L

A 3–8 GHz delay-locked loop with cycle jitter calibration

[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2008, 55 (11): 1094- 1098

DOI:10.1109/TCSII.2008.2002561      [本文引用: 1]

WENG Z Y, JIANG H J, GUO Y S, et al. A 400MHz/900MHz dual-band ultra-low-power digital transmitter for biomedical applications [C]// 2020 IEEE Radio Frequency Integrated Circuits Symposium. Los Angeles: IEEE, 2020: 331-334.

[本文引用: 2]

LIN C C, HU H, GUPTA S. A 66.97pJ/bit, 0.0413mm2 self-aligned PLL-calibrated harmonic-injection-locked TX with > 62dBc spur suppression for IoT applications [C]// 2020 IEEE Radio Frequency Integrated Circuits Symposium. Los Angeles: IEEE, 2020: 323-326.

[本文引用: 1]

MONDAL S, HALL D A. A 67-µW ultra-low power PVT-robust MedRadio transmitter [C]// 2020 IEEE Radio Frequency Integrated Circuits Symposium. Los Angeles: IEEE, 2020: 327-330.

[本文引用: 1]

/

〈 〉