Please wait a minute...
J4  2009, Vol. 43 Issue (3): 401-405    
论文     
应用于SoC功能验证的快速处理器仿真模型
浙江大学 超大规模集成电路设计研究所, 浙江 杭州 310027
 全文: PDF(1495 KB)   HTML
摘要:

针对处理器仿真模型在SoC功能验证中效率低下的问题,提出了一种基于时间域和空间域仿真冗余压缩的处理器快速仿真模型.基于时间域的仿真冗余压缩方法通过监测总线工作状态,消除总线空闲下的系统冗余仿真.基于空间域的仿真冗余压缩方法通过监测程序访问存储器的地址空间,缩减访问本地存储空间时的冗余系统仿真.实验结果表明,该模型在保证仿真精度高于80%的基础上,可有效减少系统冗余的仿真事务;当2种方法联合应用时平均提高仿真速度6027倍左右,从而提高软硬件协同设计的效率.

出版日期: 2009-07-09
通讯作者: 严晓浪,男,教授,博导     E-mail: yan@vlsi.zju.edu.cn
作者简介: 孟建熠(1982-),男,浙江上虞人,博士生,主要从事高性能低功耗嵌入式处理器的设计与研究.E-mail: mengjy@vlsi.zju.edu.cn
服务  
把本文推荐给朋友
加入引用管理器
E-mail Alert
RSS
作者相关文章  

引用本文:

孟建熠 黄凯 严晓浪 葛海通. 应用于SoC功能验证的快速处理器仿真模型[J]. J4, 2009, 43(3): 401-405.

MENG Jian-Yi, HUANG Kai, YAN Xiao-Lang, GE Hai-Tong. . J4, 2009, 43(3): 401-405.

链接本文:

http://www.zjujournals.com/eng/CN/        http://www.zjujournals.com/eng/CN/Y2009/V43/I3/401

No related articles found!