印刷电路板（printed circuit board, PCB）作为电子工业基石，生产中易产生隐藏于复杂电路中的多样化缺陷^[1]. 若缺陷未能检出，将引发严重的功能故障. 因此，发展快速、精准的自动化缺陷检测技术，对保障产品质量与提升工业效能至关重要^[2-3].

传统的PCB缺陷检测方法包括人工目检与机器视觉算法（如模板匹配、图像相减法），存在泛化能力弱、易受噪声干扰及难以适应复杂背景等局限^[4]. 深度学习技术的崛起，特别是以CNN为核心的目标检测算法，如两阶段Faster R-CNN^[5]，到单阶段、实时性更优的YOLO系列^[6-9]，通过自动学习深层特征，在精度与鲁棒性上实现显著突破，已成为主流技术路线^[10]. 为了进一步提升微小缺陷的检测精度，卞佰成等^[11]使用K-means算法重新聚类生成锚框尺寸，提高了模型的目标检测精度；Li等^[12]设计双域高频自适应池化方法，以保留对微小缺陷至关重要的高频信号；周著国等^[13]引入重参数化技术，提高模型的轻量级与高效性. CNN架构固有的局部感受野限制了其对全局上下文的建模能力，这在区分复杂背景下的微小缺陷时尤为关键. 为此，具备全局注意力机制的Transformer架构^[14]通过有效捕捉长程依赖关系，为突破CNN的局限提供了新思路. 在此基础上，端到端检测器DETR^[15]因摒弃了非极大值抑制后处理而得到关注，获得可变形注意力（Deformable DETR^[16]）、动态锚框（DAB-DETR^[17]）及去噪（DN-DETR^[18]）等关键优化，并在如DINO^[19]的算法中将性能推向新高. 在此基础上，实时检测算法RT-DETR^[20]凭借高效的混合编码器与查询选择机制能够获得速度与精度间的平衡，为工业检测提供了新思路.

为了解决PCB缺陷因尺度多变导致多尺度特征融合困难，在深度网络中精细特征易丢失，以及在复杂电路背景干扰下现有算法难以兼顾检测精度与速度的问题，本研究提出改进的PCB缺陷检测算法DCFA-DETR，从特征提取、特征融合与损失函数层面系统性改进算法，开展以下核心工作：1）构建细节增强骨干网络，引入细节增强卷积^[21]（detail-enhanced convolution，DEConv）与小波池化^[22]（wavelet pooling，WP），在特征提取源头强化对高频边缘细节的捕获与保留，应对精细缺陷特征易丢失的问题；2）提出矩形上下文感知特征金字塔网络（rectangular context-aware feature pyramid network，RCAFPN），通过矩形自校准注意力与门控融合机制，实现跨尺度特征的深度交互与背景干扰的自适应抑制，解决多尺度融合困难与背景误判问题；3）设计高分辨率交叉注意力模块（high-resolution cross-attention modul，HRCAM），将骨干网络浅层的高分辨率特征P2与深层语义特征借助交叉注意力机制^[23]进行动态融合，为深层特征注入精确空间线索，弥补深层网络对微小目标感知不足的问题；4）采用Wise-IoUv3^[24]损失函数，通过动态非单调聚焦机制为不同质量样本智能分配梯度权重，优化边界框回归过程，进一步提升定位精度.

如图1所示，DCFA-DETR在RT-DETR-R18的基础上，通过对骨干网络、混合编码器以及损失函数的协同优化，旨在实现检测精度与效率的全面提升. 输入PCB图像经由细节增强骨干网络，该网络通过DEConv与WP模块提取出包含P2至P5的多尺度特征图. 其中，高分辨率特征图P2被送入HRCAM以保留精细的空间线索；语义信息更丰富的P3、P4、P5特征图共同进入金字塔上下文提取（pyramid context extraction，PCE）部分进行深度的跨尺度信息交互. 交互后的多尺度特征在RCAFPN中进行自顶向下与自底向上的双向特征融合. 融合过程中，来自HRCAM的高分辨率细节被动态注入，以提升对如毛刺和开路的微小目标的感知能力. 编码器输出的增强特征序列，经由WiseIoU感知查询选择机制筛选出高质量的对象查询. 这些查询在解码器与检测头中被解码，生成最终的边界框预测结果.

传统CNN骨干网络在通过逐层卷积与池化操作提取高级语义特征时，会不可避免地抑制图像中的高频信息. 对于PCB缺陷检测任务而言，精细缺陷（如开路和毛刺）的有效识别高度依赖于对高频细节（如电路边缘、角点）的精确捕捉. 为此，在骨干网络中引入DEConv与WP，分别在特征提取与下采样阶段强化对高频信息的捕捉与保留，提升对微小缺陷的表征能力.

DEConv的核心思想是利用结构重参数化技术^[25]，在训练阶段并行地从多个维度捕捉图像的细节，在推理阶段将这些并行的结构等效地融合成标准的卷积层. PCB缺陷的判别关键在于边缘特征，如图2所示，DEConv在训练时由5个并行的卷积分支协同工作：标准卷积（vanilla convolution，VC）用于提取常规特征，中心差分卷积（central difference convolution，CDC）通过近似二阶梯度来增强角点与边缘响应，水平和垂直差分卷积（horizontal difference convolution and vertical difference convolution，HDC，VDC）分别捕捉水平与垂直边缘，角度差分卷积（angular difference convolution，ADC）专用于提取旋转性角部特征. DEConv将输入特征$ {{\boldsymbol{F}}}_{\text{in}} $通过重参数化技术输出特征$ {{\boldsymbol{F}}}_{\text{out}} $，其计算成本和推理时间与常规卷积层相同，公式为

(1)$ \begin{split}{{\boldsymbol{F}}}_{\text{out}}=& \text{DEConv}\;({\boldsymbol{F}}_{\text{in}})=\sum \limits_{{i}=1}^{5}{{\boldsymbol{F}}}_{\text{in}}*{{\boldsymbol{K}}}_{{i}}=\\& {{\boldsymbol{F}}}_{\text{in}}*\left(\sum \limits_{i=1}^{5}{{\boldsymbol{K}}}_{i}\right)={{\boldsymbol{F}}}_{\text{in}}*{{\boldsymbol{K}}}_{\text{cvt}}.\end{split} $

式中：$ \text{DEConv (∙)} $为DEConv操作，$ {{\boldsymbol{K}}}_{i} $（i=1~5）分别为VC、CDC、ADC、HDC和VDC的卷积核，K_cvt为合并了所有并行卷积的转换后卷积核. 5个分支在训练后可被无损地融合成1个等效的标准3×3卷积层用于推理. 融合后的卷积核继承多分支结构在训练阶段学到的对PCB边缘的捕捉能力，能够在不增加任何推理开销的前提下，快速识别电路中的微小断裂或突出缺陷.

在下采样环节，为了缓解缺陷细节信息损失问题，采用基于二维离散小波变换（2D discrete wavelet transform，2D-DWT）的小波池化层，通过对输入的二维特征图X分别应用低通矩阵算子L和高通矩阵算子H，分解为4个下采样后的频率子带：

(2)$ \begin{split} & {\boldsymbol{X}}_{\text{LL}}=\boldsymbol{L}\boldsymbol{X}{\boldsymbol{L}}^{\text{T}},\quad{\boldsymbol{X}}_{\text{LH}}=\boldsymbol{H}\boldsymbol{X}{\boldsymbol{L}}^{\text{T}},\\& {\boldsymbol{X}}_{\text{HL}}=\boldsymbol{L}\boldsymbol{X}{\boldsymbol{H}}^{\text{T}},\;\;\;\,{\boldsymbol{X}}_{\text{HH}}=\boldsymbol{H}\boldsymbol{X}{\boldsymbol{H}}^{\text{T}}.\end{split}$

在2D-DWT的输出中，X_LL是输入的低频成分，包含PCB缺陷的整体结构与轮廓信息；X_LH、X_HL和X_HH是3个高频成分，分别保存输入X的水平、垂直和对角线的细节信息. 这些高频信息是识别微小开路、细微毛刺以及不规则边缘等多种PCB缺陷的关键特征. WP模块流程如图3所示，4个2×2 Haar小波基函数被预定义为滤波器，堆叠成一组不可学习的卷积核. 前向传播采用分组卷积机制，每个输入通道独立应用4个Haar滤波器，通过步长为2的分组卷积实现滤波时特征图空间尺寸的减半. C份独立的4通道结果（C为输入特征图的通道数），最终在通道维度进行拼接，输出特征图的通道数变为4C，空间尺寸为输入的一半. WP在实现下采样的同时，保留并传递了PCB缺陷的高频细节信息，确保在后续网络层中，即便尺寸缩小，细微缺陷的关键特征依然能够被充分利用，从而显著提升缺陷的定位度和分类性能.

针对PCB缺陷检测中目标尺度差异巨大的难题，经典的FPN受限于单向信息流与简单叠加，导致特征交互浅且语义不对齐，后续的PANet和BiFPN工作引入双向信息流，却使参数与复杂度的增加. 如图4所示对比不同特征金字塔结构，本研究设计的RCAFPN通过“金字塔上下文提取—动态插值融合—门控融合”三级流程，在不显著增加计算复杂度的同时实现更深度的特征交互.

如图5所示，骨干网络输出的特征图P3、P4和P5先被送入PCE模块拼接并通过级联的矩形自校准模块（rectangular self-calibration module, RCM）进行共同精炼. RCM内部的关键是矩形自校准注意力（rectangular self-calibration attention，RCA），它由形状自校准函数$ {{\boldsymbol{\xi}} }_{\text{C}} $和特征融合函数$ {{\boldsymbol{\xi}} }_{\text{F}} $两部分组成. $ {{\boldsymbol{\xi}} }_{\text{C}} $负责精炼由池化和相加所产生的初始矩形注意力图，使其形态更贴近目标物体. 该过程通过2个解耦的大核条状卷积实现，

(3)$ {{\boldsymbol{\xi}} }_{\text{C}}(\overline{{\boldsymbol{y}}})=\delta ({{\boldsymbol{\psi}} }_{{k}\times 1}(\phi ({{\boldsymbol{\psi}} }_{{1\times k}}(\overline{{\boldsymbol{y}}})))). $

式中：$ \overline{{\boldsymbol{y}}} $为初始的注意力图；$ {\boldsymbol{\psi}} $为大核条状卷积；$ \phi $为批归一化（BN）后接ReLU激活函数；$ \delta $为Sigmoid函数，用于生成最终的、经过校准的注意力权重图. $ {{\boldsymbol{\xi}} }_{\text{F}} $将校准后的注意力图与经过局部细节提取的输入特征融合，利用3×3深度可分离卷积提取输入特征x的局部细节，并与校准注意力图进行哈达玛积. 该过程在全局上下文引导下，选择性增强缺陷特征，同时有效抑制背景纹理干扰，

(4)$ {{\boldsymbol{\xi}} }_{\text{F}}({\boldsymbol{x}},{\boldsymbol{y}})={{\boldsymbol{\psi}} }_{3\times 3}({\boldsymbol{x}})\odot {\boldsymbol{y}}. $

式中：y为由$ {{\boldsymbol{\xi}} }_{{\mathrm{C}}} $生成的注意力图，$ {{\boldsymbol{\psi}} }_{3\times 3} $提取输入的局部细节，⊙为哈达玛积. RCM采用类似于ConvNeXt的MetaNeXt结构^[26]，操作表达式为

(5)$ {{\boldsymbol{F}}}_{\text{out}}=\rho ({{\boldsymbol{\xi}} }_{\text{F}}({\boldsymbol{x}},{{\boldsymbol{\xi}} }_{\text{C}}({{\boldsymbol{H}}}_{\text{p}}({\boldsymbol{x}})\oplus {{\boldsymbol{V}}}_{\text{P}}({\boldsymbol{x}}))))+{\boldsymbol{x}}. $

式中：$ +x $为残差连接；$ {{\boldsymbol{H}}}_{\text{p}} $和$ {{\boldsymbol{V}}}_{\text{P}} $分别为水平池化和垂直池化，捕获轴向的全局上下文，生成2个轴向量；$ \oplus $为广播相加操作，它将2个轴向量结合，从而有效地模拟出矩形的注意力区域；$ \rho $对应后续的BN和多层感知机（MLP）. 为了克服PCB复杂纹理阻碍强语义引导低层特征的难题，在自顶向下融合通路采用动态插值融合（dynamic interpolation fusion，DIF）和空间门控融合（spatial gated fusion，SGF）. DIF模块通过高层特征插值上采样与低层特征叠加，动态补充语义并保留高分辨率边界，有效区分真实缺陷与正常结构. SGF模块利用来自PCE模块深度跨尺度交互的特征X2生成空间注意力图作为“门控”，通过逐元素相乘调制输入特征X1. 在PCB缺陷检测场景中，高权值区域精准增强缺陷（如毛刺边缘）的纹理传递，低权值区域有效抑制普通背景电路干扰. 这种具备空间指向性的门控策略，实现了特征资源的聚焦，显著提升了复杂电路背景下的多尺度融合精度.

RCAFPN通过多尺度上下文融合有效整合了P3至P5层级的特征，但对于尺寸极小的缺陷，其关键的结构信息主要保存在语义层次较低而分辨率较高的浅层特征图P2中. 为了解决高分辨率信息难以被深层语义有效利用的问题，设计HRCAM，核心是交叉注意力模块(cross-attention block, CAB)，输入包括来自RCAFPN中携带强语义信息的特征图Y3与骨干网络浅层、拥有最高分辨率和精细纹理的特征图P2. 如图6所示，在CAB中，语义信息更强的特征图Y3生成查询Q，作为缺陷类型与全局位置的语义引导. 下采样后的特征图P2被用作键K和值V，提供缺陷细节的空间位置线索，包含电路板上精细的走线、焊盘和间隙等信息. 考虑到传统注意力机制中线性投影可能导致空间结构丢失，为此在生成Q、K和V之前引入深度可分离卷积（depth-wise separable convolution，DWConv），在保持低参数量和低计算成本的同时，注入卷积特有的局部归纳偏置，使CAB能在注意力交互前有效编码像素邻域的微细纹理（如走线连续性和焊盘边缘），从而更好地区分缺陷与背景噪声. 生成的Q、K和V被送入标准的多头自注意力流程，Q与K的点积通过可学习的温度参数T进行缩放，经Softmax函数归一化以生成注意力权重作用于V，以动态聚合来自P2中的关键细节. 最终，各头的输出经过拼接与卷积投影得到融合特征，通过外部残差连接与原始Y3相加，避免了因信息融合不当导致的特征退化.

为了优化边界框的回归精度，应对PCB表面尺寸各异、形态多变的缺陷，引入Wise-IoUv3（WIoUv3）作为算法的回归损失函数，其核心是动态非单调聚焦机制，根据预测框的质量，智能地分配梯度权重. 定义动态的离群度指标β，衡量当前预测框的质量：

(6)$ \beta =\frac{{L}_{\text{IoU}}}{\overline{{L}}_{\text{IoU}}}\in [0,+\infty ). $

式中：$ {L}_{\text{IoU}} $为当前预测框与目标框之间的IoU损失，$ \overline{{L}}_{\text{IoU}} $为历史IoU损失的指数移动平均值. $ \beta $是动态指标，将当前样本的质量与近期训练样本的平均质量进行对比，动态评估样本质量. 基于$ \beta $，WIoUv3构建非单调的聚焦系数$ r $，并以此对基础的WIoUv1损失进行重新加权，得到最终的损失函数：

(7)$ r=\frac{\beta }{\delta {\alpha }^{\beta -\delta }}, $

(8)$ L_{\text{WIoUv3}}=r\cdot L_{\text{WIoUv1}}. $

WIoUv3的动态非单调聚焦机制会自适应地抑制高质量（易学习）与极端低质量（离群）样本的梯度贡献，转而将优化资源聚焦于具有最大优化潜力的中等质量样本，即离群程度满足$ \beta $为常数，锚框获得最大梯度增益. 这种动态重加权策略可以促进算法更稳定、高效地收敛，提升最终的定位精度.

实验的硬件平台配置包含NVIDIA GeForce RTX 3090 GPU和7核Intel（R） Xeon（R） E5-2680 v4@2.40GHz CPU. 所有实验均在Linux Ubuntu系统上完成，软件环境包括Python 3.10和Cuda 12.1. 实验用数据集基于北京大学发布的PKU-Market-PCB公开数据集，包含6种常见的PCB缺陷类型，分别为缺孔、鼠咬、断路、短路、毛刺以及残铜，如图7所示. 为了更全面地评估算法性能并提升其鲁棒性，通过将数据集旋转、缩放、平移和添加椒盐噪声扩展至4 000张图像，按照比例7∶1∶2划分训练集、验证集和测试集，单张图像中包含多个缺陷实例，每种缺陷类型的实例数量如表1所示.

为了保证实验的严谨性和科学性，实验过程中所有算法训练均未使用预训练权重，均采用相同实验环境与超参数，训练总周期epoch=300，设置20个周期的早停机制防止过拟合. 训练的批处理大小为4，加载数据的工作线程数为4，输入图像的尺寸统一调整为640像素×640像素. 优化器采用AdamW，初始学习率设置为0.000 1，动量为 0.937，其余参数均保持默认值.

为了全面评估算法的综合性能，实验中采用标准化的评价指标. 算法的检测精度主要通过精确率P与召回率R衡量，计算式分别为

(9)$ P=\frac{\text{TP}}{\text{TP+FP}}, $

(10)$ R=\frac{\text{TP}}{\text{TP+FN}}. $

式中：$ \text{TP} $为正确检测的正样本数，$ \text{FP} $为误报数，$ \text{FN} $为漏报数. 平均精度AP通过计算P-R曲线下的面积来评估单一类别的性能，计算式为

(11)$ \text{AP=}\int \limits_{0}^{1}P\text{d}R. $

均值平均精度mAP通过对所有类别的AP求平均来衡量算法的整体性能，计算式为

(12)$ \text{mAP=}\frac{1}{N}{\displaystyle\sum \limits_{{i=1}}^{N}{\text{AP}}_{i}}. $

实验中分析IoU阈值为0.5时的mAP₅₀以及在0.5至0.95区间平均的mAP_50-95，后者能更鲁棒地评价算法的定位准确性. 在算法效率方面，通过总参数量N_P和理论计算复杂度GFLOPs进行量化. 采用帧率R_F评估算法的实际推理速度：

(13)$ {R}_{{\mathrm{F}}}={1\;000}/{t}. $

式中：$ t $为处理单张图像所需的平均时间.

为了系统性地验证DEConv模块的有效性，探究其在骨干网络中的最优部署位置，进行消融实验. 通过在骨干网络中不同阶段将标准的基本模块替换为DEConv模块，评估其对算法整体性能的影响. DEConv模块对特征表征的增强效果通过热力图可视化得到直观验证. 如图8所示，与标准基本模块生成的较为弥散的特征响应相比，DEConv模块的激活区域明显更加聚焦，精准地突出了电路的关键边缘与细节，证明了DEConv在捕捉精细化、高区分度特征的能力.

如表2所示，将DEConv仅部署于骨干网络首个模块时性能最优，mAP₅₀和mAP_50-95分别达到97.0%和57.3%. 随着部署层级加深或采用多层组合策略，模型参数量增加但精度下滑，尤以mAP_50-95衰退显著. 这表明DEConv的核心优势在于增强浅层细节特征，在深层强行应用会引入噪声，干扰高级语义构建. 因此，本研究采用仅在第一阶段部署的策略，以实现精细特征提取与语义学习的最佳平衡.

为了验证HRCAM中特征编码策略的有效性，对比线性映射、标准卷积与DWConv性能，结果如表3所示. 当仅采用线性映射因缺乏局部空间归纳偏置，难以精准捕捉PCB微小缺陷的精细边缘，导致mAP_50-95仅停留在55.8%. 卷积操作的引入显著弥补了短板并提升了各项指标. 尽管标准卷积凭借稠密连接使精度略有提升，但参数冗余严重；反观DWConv，仅以微小的参数代价便实现了同等量级的精度. 这种高性价比设计在消除冗余的同时，有效平衡了微小目标感知与算法轻量化需求.

为了验证DCFA-DETR框架中各创新模块的独立贡献与协同效应，以RT-DETR-R18（mAP₅₀=94.7%，mAP_50-95=52.1%）作为基线算法，在此基础上逐一增量地集成各个核心组件，实验结果如表4所示. DEConv的引入使mAP_50-95提升了4个百分点，证实了其在骨干网络浅层捕捉精细化特征的强大能力. RCAFPN的集成不仅将mAP_50-95提升了3.3个百分点，还将计算复杂度从57.0×10⁹降至48.2×10⁹，展示了其在增强多尺度特征交互的同时优化计算效率的双重优势. HRCAM与WP的引入分别带来了3.0和2.9个百分点的mAP_50-95增长. 结果证明无论是利用WP在骨干网络保留高分辨信息，还是通过HRCAM在颈部注入细节，为深度特征提供精确空间线索均是提升算法精细定位能力的关键. 在最优网络结构的基础上引入WIoU损失函数进行训练. 完整算法（DCFA-DETR）的mAP₅₀=97.0%和mAP_50-95=57.3%，其在mAP_50-95上的提升幅度明显高于mAP₅₀. 这是由于基线算法在mAP50阈值下性能已趋于饱和，单纯的目标召回率提升空间有限，改进模块聚焦于高频边缘信息的保留与重建，能够增强预测框在高IoU阈值下的回归精准度，从而大幅提升反映定位质量的mAP_50-95指标，结合84.4 帧/s的推理速度，证明了DCFA-DETR在高精度工业检测中的优越性.

如图9所示的验证集损失函数曲线印证了所提算法各模块协同优化的优越性. 相较于基线算法，每集成一个模块，负责边界框回归的GIoU损失和L1损失收敛值均显著下降. 最终算法在所有损失分量上均稳定收敛至最低水平，表明算法在训练过程中实现了更精确、更鲁棒的边界框定位. 进一步探究性能提升的内在原因，对比基线算法与DCFA-DETR在测试集上的归一化混淆矩阵，如图10所示. 可以看出，DCFA-DETR在非对角线区域的混淆项上同样实现了显著的抑制. 例如，基线算法中毛刺与背景之间存在较为明显的混淆，DCFA-DETR中这一混淆被大幅降低，证明各模块的设计增强了算法对细微、易混淆缺陷特征的辨识力.

为了评估DCFA-DETR的综合性能，选取Faster-RCNN、SSD、YOLO系列（v8m/v9m/v10m）及基线RT-DETR进行算法性能对比. 实验在统一硬件及超参数配置（输入图片分辨率为640×640）下重新训练所有模型以确保公平，结果如表5所示. 与YOLO系列相比，DCFA-DETR在参数量和计算复杂度相当的情况下，mAP₅₀比表现最佳的YOLOv8m高出3.5个百分点，同时推理速度达到84.4帧/s，实现精度与速度的双重超越. 与基线RT-DETR-R18相比，DCFA-DETR仅以增加约2.5%的参数量和8% GFLOPs的微小代价，便换取了2.3个百分点的mAP₅₀提升，证明所提算法在PCB缺陷检测中保证实时性的同时具有更高的检测精度，达到当前业界领先的水平. 由AP₅₀细分数据中可以发现，性能提升最为显著的类别，恰恰是那些最具挑战性的、尺寸微小或结构精细的缺陷. 具体而言，对于毛刺、短路和断路，AP₅₀分别提升3.9、3.3和2.9个百分点.

如图11所示为多个场景下，RT-DETR-R18与DCFA-DETR的实际检测效果对比. 可以看出，面对微小缺陷，RT-DETR-R18出现漏检，DCFA-DETR成功地识别出绝大多数目标，这与表5中召回率上的显著提升吻合. 此外，对于断路和毛刺这类极细微的目标，DCFA-DETR不仅检出率更高，其生成的边界框也更精准紧凑，显著减少了误报和定位偏差.

为了评估DCFA-DETR框架的泛化能力，在DeepPCB数据集上进行对比实验. 相较于由富含环境干扰的真实图像构成的PKU-Market-PCB数据集而言，DeepPCB图像呈现二值化的高对比度黑白结构，极度依赖对线路边缘拓扑形状的精细感知，对算法的泛化边界构成了实质性挑战. DeepPCB包含1 500对经过对齐的PCB模板图与含缺陷图，专门用于工业检测场景下的缺陷定位研究. DeepPCB标注的缺陷共包含6个类别：开路、短路、鼠咬、毛刺、针孔和杂铜，按照比例7∶1∶2分割为训练集、验证集和测试集，以检验算法在新数据分布下的学习与迁移能力.

如表6所示为多个算法在DeepPCB数据集上的性能对比结果. 可以看出，DCFA-DETR在新的数据分布上展现出卓越的泛化性能，其精确率、mAP₅₀及mAP_50-95均达到最优水平，召回率略低于YOLOv8m和YOLOv9m，整体性能显著优于基线算法RT-DETR-R18及其他对比算法，证明所提算法的架构改进带来了根本性的定位精度提升. 如图12所示，基线模型在电路密集区域存在误检，将背景和正常线路错误识别为缺陷；DCFA-DETR有效抑制了此类背景误判，预测框紧密贴合真实缺陷区域，验证了所提算法对复杂电路纹理的辨识能力.

针对PCB表面多尺度、精细化缺陷检测面临的精度与效率挑战，本研究构建基于RT-DETR架构的 PCB缺陷检测改进算法. 通过在骨干特征提取阶段协同部署细节增强卷积与小波池化模块，强化浅层高频信息，使微小缺陷的感知能力增强；设计矩形上下文感知特征金字塔网络与高分辨率交叉注意力模块，通过矩形注意力与空间线索注入，对多尺度特征聚合和微小目标定位提升明显；Wise-IoUv3的动态聚焦机制兼顾了定位精度与训练稳定性，有效降低误检和漏检. 在PKU-Market-PCB和DeepPCB数据集上的实验结果证明，所提算法在精度与速度的权衡上优于现有的先进检测器. 所提算法的实际应用仍受限于对标注数据的强依赖，面对工业现场不可预见的未知缺陷类型时适应性稍显不足. 未来拟引入无监督学习分支，增强算法在工业环境中的自适应检测能力.