浙江大学学报(工学版), 2021, 55(12): 2365-2372 doi: 10.3785/j.issn.1008-973X.2021.12.017

电子、通信与自动控制技术

自适应死区时间控制的数字控制ACF变换器

刘克峰,, 何嘉保, 奚剑雄, 何乐年,

浙江大学 超大规模集成电路设计研究所,浙江 杭州 310027

Digitally controlled active clamp flyback converter with adaptive dead time control

LIU Ke-feng,, HE Jia-bao, XI Jian-xiong, HE Le-nian,

Institute of VLSI Design, Zhejiang University, Hangzhou 310027, China

通讯作者: 何乐年,男,教授. orcid.org/0000-0002-1512-1492. E-mail: helenian@vlsi.zju.edu.cn

收稿日期: 2021-03-4  

Received: 2021-03-4  

作者简介 About authors

刘克峰(1998—),男,硕士生,从事模拟集成电路和电源管理芯片研究.orcid.org/0000-0002-6724-4339.E-mail:liukf@zju.edu.cn , E-mail:liukf@zju.edu.cn

摘要

为了提高有源箝位反激(ACF)变换器的转换效率,提出基于自适应死区时间控制(ADTC)的数字控制ACF变换器设计技术. 通过副边采样检测2个原边功率管的零电压开关(ZVS)信息,实现对死区时间的自适应控制和功率管的ZVS,副边采样使采样器件的耐压要求降低. 基于CoolMOS功率管,开发ACF变换器的45 W (20 V/2.25 A)样机验证系统设计,用现场可编程门阵列(FPGA)实现数字控制. 测试结果表明,变换器在300 kHz开关频率下正常工作,在155 V直流电压输入和不同负载条件下自适应控制死区时间,实现原边功率管的ZVS,系统最高和最低效率分别为97.48%和92.86%.

关键词: 有源箝位反激(ACF) ; 数字控制 ; 死区时间控制 ; 转换效率 ; 零电压开关(ZVS) ; 副边采样

Abstract

The design technique of the digitally controlled active clamp flyback (ACF) converter based on adaptive dead time control (ADTC) was proposed in order to improve conversion efficiency of the converter. The zero voltage switching (ZVS) information for two primary switches was detected by the secondary-side sampling, then the dead time was controlled adaptively, and the ZVS for switches was achieved. The withstand voltage requirements of sampling device were reduced by the secondary-side sampling. The system design was verified on a 45 W (20 V/2.25 A) prototype of a CoolMOS-based ACF converter, and a field-programmable gate array (FPGA) was used to achieve digital control. Measured results showed that the converter could operate normally at 300 kHz, the dead time was controlled adaptively under 155 V DC voltage input and different loads conditions, and the ZVS for primary switches was achieved. The highest and the lowest efficiency of the system were 97.48% and 92.86 % respectively.

Keywords: active clamp flyback (ACF) ; digital control ; dead time control ; conversion efficiency ; zero voltage switch (ZVS) ; secondary-side sampling

PDF (1565KB) 元数据 多维度评价 相关文章 导出 EndNote| Ris| Bibtex  收藏本文

本文引用格式

刘克峰, 何嘉保, 奚剑雄, 何乐年. 自适应死区时间控制的数字控制ACF变换器. 浙江大学学报(工学版)[J], 2021, 55(12): 2365-2372 doi:10.3785/j.issn.1008-973X.2021.12.017

LIU Ke-feng, HE Jia-bao, XI Jian-xiong, HE Le-nian. Digitally controlled active clamp flyback converter with adaptive dead time control. Journal of Zhejiang University(Engineering Science)[J], 2021, 55(12): 2365-2372 doi:10.3785/j.issn.1008-973X.2021.12.017

AC-DC电压变换器作为消费类电子产品中的基本电源模块,被广泛应用于手机、平板电脑、笔记本电脑、数码相机等各类便携电子产品的适配器中. 如何在提高工作频率的同时保持高转换效率,已成为便携电子产品领域关注的热点问题[1-6]. 有源箝位反激(active clamp flyback,ACF)变换器是实现高工作频率和高转换效率AC-DC电压变换器的有效方案[1-6]. ACF变换器有单向励磁电感电流和双向励磁电感电流共2种工作方式,均可实现主功率管和箝位管的零电压开通(zero voltage switch on,ZVS on),降低功率管损耗,提高转换效率。死区时间与充放电过程及ZVS on的实现密切相关,死区时间过长,将导致功率管反向导通;死区时间过短,将导致硬开关,甚至会出现开关结点严重振荡现象[5-6]. 因此对于ACF变换器而言,死区时间是影响高转换效率的关键参数.

ACF变换器的控制器实现方式有模拟控制技术和数字控制技术,其中模拟控制技术作为传统技术,广泛应用于学术界和产业界[7-12];数字控制技术凭借其集成度高、设计难度低、可靠性高和灵活性高等特点,成为新兴的电源管理芯片的实现方式[13-19]. 为了改善死区时间不准确的问题,Huang[1]提出自适应控制死区方案. 该方案使用60 MHz的微控制器(microcontroller unit,MCU)、模数转换器(analog-to-digital converter,ADC)和数据隔离器等有源采样器件计算死区时间和其他控制变量. 虽然该方案能使AC-DC变换器在1 MHz工作频率下获得最高93.5%的转换效率,但引入的器件成本高,同时还存在开环控制无法动态调节死区时间的不足. 为了提高死区时间的计算精度,Gu等[6]提出基于GaN器件的具有动态死区时间优化技术的数字控制ACF变换器. Gu等 [6]通过采样输入母线电压和励磁电流的峰值电流,计算箝位管开通前的死区时间,固定另一个死区时间,数字控制器能使AC-DC变换器在1 MHz工作频率下获得最高94. 12%的转换效率. 该技术需要接到主功率管漏极结点的耐高压MOSFET检测主功率管的零电压开关(ZVS)信息,增加了成本; 同时该技术还存在只能检测主功率管的ZVS信息,无法检测箝位管的ZVS信息的缺点.

为了进一步提高死区时间的精度和转换效率,本研究提出基于自适应死区时间控制(adaptive dead time control,ADTC)的数字控制ACF变换器设计技术,通过副边采样和控制实现对2个原边功率管的ZVS信息检测和对死区时间的自适应控制,同时降低对采样器件的耐压要求.

1. ACF变换器分析

1.1. ACF变换器的稳态工作原理

图1所示为带有整流二极管的ACF变换器. 图中,VinVo分别为直流输入电压和直流输出电压,Ro为负载,CinCo分别为输入母线电容和输出电容,LmLk分别为变压器T1的励磁电感和漏感,N为变压器T1的匝比,Qm为主功率管,CSW为开关结点的输出寄生电容,箝位管Qc和箝位电容Cc组成的有源箝位支路可循环利用漏感能量减少损耗,D1为整流二极管,VcVSW、FWD分别为箝位电容电压、主功率管漏极电压和变压器副边同名端电压, $I_{L_{\rm{K}}}$$I_{L_{\rm{m}}}$Io分别为漏感电流、励磁电感电流和负载电流,ScSm分别为箝位管和主功率管的驱动信号. 本研究中ACF变换器工作在双向励磁电感电流模式下,即允许励磁电感电流反向.

图 1

图 1   ACF变换器的功率级电路

Fig.1   Power stage of ACF converter


图2所示为ACF变换器稳态的简化关键波形. 可以看到ACF变换器的稳态工作可以简化为4个阶段,主功率管开通前的死区Tdm阶段、主功率管Qm开通阶段、箝位管开通前的死区Tdc阶段和箝位管Qc开通阶段. 其中 $I_{L_{\rm{m}}}, _{{\rm{pk}}}$$I_{L_{\rm{m}}}, _{{\rm{bm}}}$分别为励磁电感电流的峰值和谷底值,T为ACF变换器的开关周期.

图 2

图 2   ACF变换器的简化关键波形

Fig.2   Simplified key waveforms of ACF converter


Qm开通阶段,励磁电感电流值和漏感电流值相等,并在输入电压Vin作用下线性上升. 通过控制占空比实现对输出电压Vo的控制,若忽略死区时间,Qm的控制信号占空比可以推导为

$ D = \frac{{N{V_{\text{o}}}}}{{N{V_{\text{o}}} + {V_{{\text{in}}}}}} . $

Tdc阶段,ILmCSW充电,VSW电压迅速上升至Vin+NVo,同时FWD电压值降至零, $I_{L_{\rm{m}}} $基本不变. 在VSW电压上升至Vin+NVo时开通Qc,以实现Qc的ZVS on. 该阶段主要是LmLkCSW谐振,可得实现Qc的ZVS on的理想死区时间[6]

$ {T_{{\text{dc}}}} = \frac{{{C_{{\text{SW}}}}({V_{{\text{in}}}} + N{V_{\text{o}}})}}{{{I_{L_{\text{m}},{\rm{pk}}}}}} . $

Qc开通阶段,LkCc谐振,Lm电压被箝位在−NVo$I_{L_{\rm{m}}} $线性下降,( $I_{L_{\rm{m}}} $$I_{L_{\rm{k}}} $)的值传输到副边.同时为了保证在Qc关断后和Qm开通前副边电流值能降为零,令LkCc满足:

$ {{0.5\left( {1 - {D_{\min }}} \right)T}} < \text{π} \sqrt {{L_{\text{k}}}{C_{\text{c}}}} < \left( {1 - {D_{ {\text{max}}}}} \right)T. $

式中:Dmin为在Vin取最大值时D的最小值,Dmax为在Vin取最小值时D的最大值.

Tdm阶段,由反向的 $I_{L_{\rm{k}}} $,或由 $I_{L_{\rm{m}}} $协助 $I_{L_{\rm{k}}} $CSW放电,直到VSW电压放电至值为零,同时FWD电压上升至Vin/N+Vo. 在VSW电压放电至零时开通Qm,实现Qm的ZVS on. 故该阶段的谐振过程,分漏感实现软开关和励磁电感协助漏感实现软开关这2种情况进行分析.

1) 漏感实现软开关满足:

$ 0.5{L_{\text{k}}}I_{L_{\text{k}},{\rm{bm}}}^2 \geqslant 0.5{C_{{\text{SW}}}}{\left( {{V_{{\text{in}}}} + N{V_{\text{o}}}} \right)^2} . $

式中: $I_{L_{\rm{k}}}, _{{\rm{bm}}} $为漏感电流的谷底值. 此时该阶段仅有LkCSW谐振,可得实现Qm的ZVS on的理想死区时间[6]

$ {T_{{\text{d}}_{\rm{m}}}} = \frac{{{C_{{\text{SW}}}}\left( {{V_{{\text{in}}}} + N{V_{\text{o}}}} \right)}}{{{I_{L_{\text{k}},{\rm{bm}}}}}}. $

2) 励磁电感协助漏感实现软开关满足:

$ 0.5{L_{\text{k}}}I_{L_{\text{k}},{\rm{bm}}}^2 + 0.5{L_{\text{m}}}I_{L_{\text{m}},{\rm{bm}}}^2 \geqslant 0.5{C_{{\text{SW}}}}{\left( {{V_{{\text{in}}}} + N{V_{\text{o}}}} \right)^2} . $

此时该阶段可分为2段谐振过程,先是LkCSW谐振,接着是LkLmCSW谐振,可得实现Qm的ZVS on的理想死区时间[6]

$ {T_{{\text{d}}_{\rm{m}}}} = \frac{{{C_{{\text{SW}}}}\left( {{V_{{\text{in}}}} + N{V_{\text{o}}} - {V_1}} \right)}}{{{I_{L_{\text{k}},{\rm{bm}}}}}} + \frac{{{C_{{\text{SW}}}}{V_1}}}{{{I_{L_{\text{m}},{\rm{bm}}}}}}. $

式中:V1为在 $I_{L_{\rm{m}}} $$I_{L_{\rm{k}}} $值相等时的VSW电压.

1.2. ACF变换器的功率管损耗分析

ACF变换器的损耗主要来自变压器、原边功率管和副边整流二极管,且原边功率管的损耗占比大[6]. 随着工作频率的升高,原边功率管与死区时间相关的硬开关损耗或者反向导通损耗将持续增大,严重影响转换效率. 当死区过短时,硬开关损耗[16]

$ {P_{{\rm{sw}}}} = 0.5{C_{{\rm{SW}}}}V_{{\rm{SW\_on}}}^2f . $

式中:VSW_on为功率管开通时刻的VSW电压,f为变换器的开关频率. 当死区过长时,反向导通损耗[16]

$ {P_{{\text{sd}}}} = ({V_{{\text{th}}}}{i_{L_{\text{r}}{{\rm{\_ave}}}}} + i_{L_{\text{r}}{{\rm{\_rms}}}}^2{R_{{\text{sd}}}}){t_{{\text{dt2}}}}f . $

式中:Vth为功率管的阈值电压, ${i_{L_{\text{r}}{{\rm{\_ave}}}}}$${i_{L_{\text{r}}{{\rm{\_rms}}}}}$分别为功率管反向导通器件的平均电流和有效电流,Rsd为功率管的反向导通电阻,tdt2VSW降为零后的剩余部分死区时间.

2. 数字控制的系统实现

图3所示为本研究提出的基于ADTC的数字控制ACF变换器.控制器主要包括副边数字控制电路、数字隔离器和原边电路,其中副边数字控制电路包括2个部分:输出电压控制电路和ADTC.原边电路主要包括原边控制和半桥驱动模块.

图 3

图 3   基于自适应死区时间控制(ADTC)的数字控制ACF变换器

Fig.3   Digitally controlled ACF converter based on adaptive dead time control (ADTC)


输出电压控制电路检测电压Vo,即通过检测分压电阻对R1R2上的VFB电压,调节Qm的控制信号Sm的占空比,实现输出电压调节. ADTC检测电压FWD,即通过检测分压电阻对R3R4上的fwd (fwd为FWD的分压)电压,自适应控制2个死区时间TdmTdc,实现QmQc的ZVS on. 数字隔离器将副边控制信号SmSc传输到原边. 原边控制和半桥驱动模块根据SmSc驱动原边功率管QmQc.

2.1. 输出电压控制电路

图4所示为输出电压控制电路. 图中clkadc为控制模数转换器的时钟,clkdly、clkpid和clksum为控制e[n−1]生成、积分、微分及求和的时钟,clk为控制时钟计数器的时钟,clkpulse为输入到时钟产生模块的时钟. 检测电压VFB在每个工作周期T内经模数转换器处理后转换为数字信号Vo[n],其中[n]为当前工作周期. Vo[n]与参考信号ref[n]相减,得到当前工作周期的数字误差信号e[n],并输入到数字比例−积分−微分补偿器(digital proportional-integral-derivative,DPID). DPID模块根据e[n]和前个工作周期的数字误差信号e[n−1]计算下个工作周期的占空比,产生携带占空比信息的数字信号d[n],输入数字脉冲宽度调制器(digital pulse width modulation,DPWM),[n−1]为前个工作周期. DPWM模块根据d[n]对Sm进行置位和复位,输出具有可控占空比的Sm信号,从而控制输出电压.

图 4

图 4   输出电压控制电路

Fig.4   Control circuit of output voltage


2.2. ADTC技术

2.2.1. 时钟产生模块

图5所示为时钟产生模块. 上升沿检测脉冲产生模块检测SmSc的上升沿,并产生2个脉冲输入到对应的延时模块;延时模块对数字信号clkm、clkn进行置位和复位,获得时序准确的采样时钟,以采样原边功率管开通时刻的FWD结点电压.

图 5

图 5   时钟产生模块

Fig.5   Clock generating module


2.2.2. FWD采样比较电路

图6所示为FWD采样比较电路. 通过开关KmKc,按照clkm、clkc的时序采样fwd电压并输入CMP1、CMP2比较器的正输入端,负输入端接参考电压VrefhVrefl,则比较器输出TdmadjTdcadj用于调节TdmTdc. 其中clkm、clkc由时钟产生模块决定.

图 6

图 6   FWD采样比较电路

Fig.6   FWD sampling and comparing circuit


2.2.3. 箝位管时序产生模块

图7所示为箝位管时序产生模块. 箝位管关断控制模块检测clkc的上升沿,并在此时根据Tdmadj控制Tdm[n]在当前工作周期基础上进行增加或减少,用作下一工作周期的Td m[n]. 箝位管开通控制模块检测clkm的上升沿,并在此时根据Tdcadj控制死区时间Td c[n]在当前工作周期基础上进行增加或减少,用作下一工作周期的Tdc[n]. 箝位管控制信号产生模块检测到Sm信号上升沿后,根据Tdm[n]、Tdc[n]对数字信号Sc进行置位和复位,产生箝位管控制信号Sc.

图 7

图 7   箝位管时序产生模块

Fig.7   Time sequence generation module of clamp switch


2.2.4. ADTC分析

ADTC技术通过副边采样FWD电压并和参考电压比较,在设置的Tdm[n]和Tdc[n]的取值范围内,根据比较结果对死区时间进行自适应控制. VSW电压的峰值等于Vin+NVo,FWD电压的峰值等于Vin/N+Vo,因此相对于传统的原边检测VSW,副边检测FWD大幅降低了对采样器件的耐压要求.

对于Tdc的自适应控制,ADTC在Tdc结束即Qc的开通时刻采样FWD结点电压,并和参考电压Vrefl进行比较,判定当前工作周期的Tdc[n]是否理想.若fwd电压较Vrefl小,则比较器输出Tdcadj为低电平,应在当前工作周期的Tdc[n]基础上减小一个单位时间,获得下一工作周期的Tdc[n],反之则增大一个单位时间,由此不断调节Tdc[n],直至实现Qc的ZVS on. 对于Tdm的自适应控制,ADTC在Tdm结束即Qm的开通时刻采样FWD结点电压,并和参考电压Vrefh进行比较,判定当前工作周期的Tdm[n]是否理想.若fwd电压较Vrefh小,则比较器输出Tdmadj为低电平,应在当前工作周期的Tdm[n]基础上增加一个单位时间,获得下一工作周期的Tdm[n],反之则减少一个单位时间,由此不断调节Tdm[n],直至实现Qm的ZVS on. 如图8所示为ADTC仿真波形. 图中,Td m[n]、Tdc[n]波形中的数字为死区时间相对于单位时间的倍数,fwdKc为开关Kc采样得到的fwd电压,fwdKm为开关Km采样得到的fwd电压。死区是在有限范围内进行单位时间的加减操作,因此调节过程和所需的周期数由稳态理想死区时间的变化情况和死区调节步长决定,其中的死区调节步长即上述单位时间,由系统时钟决定.

图 8

图 8   自适应死区时间控制仿真波形

Fig.8   Simulation waveforms of adaptive dead time control


2.3. 数字隔离器和原边电路

图9所示数字隔离器,由发送端、接收端和基于半导体的隔离等3部分组成. 该隔离器有2条隔离传输信号的通道,每条通道均包括1组调制器和解调器. 对于发送端,输入信号SmSc通过开关键合方法调制载波,获得调制信号;对于接收端,解调器接收调制信号并解调,获得控制原边功率管QmQc的控制信号. 如图10所示为原边控制和半桥驱动模块.

图 9

图 9   数字隔离器

Fig.9   Digital isolator


图 10

图 10   原边控制和半桥驱动模块

Fig.10   Primary-side control and half-bridge driver module


3. 实验与分析

图11所示,为了验证所提出的基于ADTC技术的数字控制ACF变换器,采用Infineon公司的CoolMOS功率管开发工作频率300 kHz的45 W(20 V/2.25 A)样机. 如图11 (a)所示为使用FPGA实现数字控制的测试平台,系统时钟频率为300 MHz,死区调节的最小单位时间约为3.3 ns. 如图11 (b)所示为样机的实拍图. 如图12所示为在155 V直流电压输入和0.6 A/2.25 A负载条件下,原边主功率管的栅源驱动电压SmVSW的稳态波形. 数字控制ACF变换器可在不同负载条件下自适应地调节死区时间,并能较好地实现主功率管的ZVS on. 如图13所示为在155 V直流电压输入和不同负载条件下有无ADTC技术的转换效率η对比.有ADTC技术时最高转换效率是97.48%,最低转换效率是92.86%. 如表1所示为在155 V直流电压输入条件下,样机的最高效率以及在0.6 A/1.2 A/1.8 A/2.25 A情况下的4点负载平均效率,和其他文献提出的具有死区控制功能的方案在110 V交流电压输入条件(经整流桥后的直流母线电压约等于155 V直流电压)下的最高效率ηmax和4点负载(25%、50%、75%、100 %)平均效率ηavg进行对比. 本研究设计的基于ADTC的数字控制ACF变换器在转换效率方面优于其他方案.

图 11

图 11   ACF变换器的测试平台

Fig.11   Experimental platform of ACF converter


图 12

图 12   在155 V直流电压输入和不同负载下45 W样机的稳态波形

Fig.12   Steady state waveforms of proposed 45 W prototype under 155 V DC voltage and different loads


图 13

图 13   在155 V直流电压输入和不同负载下的转换效率对比

Fig.13   Conversion efficiency comparison with 155 V DC voltage input and different loads


表 1   不同ACF变换器控制方案的效率比较

Tab.1  Comparison of efficiency among different control schemes of ACF converter presented in present work and references

方案 控制方式 ηavg ηmax
%
文献[5] 模拟 94.3
文献[20] 模拟 94
文献[6] 数字 91.94 94.12
本研究 数字 94.83 97.48

新窗口打开| 下载CSV


实验结果表明:ADTC技术通过副边采样实现对2个死区的自适应控制,显著提高效率. ACF变换器因采用数字控制技术,不易受工艺偏差、温度变化的因素影响。在设计方法上,数字控制电路可由Verilog代码直接综合生成,工艺升级和改进方便,可配置性强. 由于常规适配器应在全输出负载范围内保证高效率,本研究所提方案在全输出负载范围内,特别是轻载的效率有待提高.

4. 结 论

(1)提出的基于ADTC的数字控制ACF变换器,通过副边采样和控制实现对2个原边功率管的ZVS信息检测和对死区时间的自适应控制,实现原边功率管的ZVS,提高了转换效率. 副边检测FWD相对于传统的原边检测VSW,大幅降低了对采样器件的耐压要求.

(2)基于CoolMOS开发开关频率300 kHz的45 W (20 V/2.25 A)样机,经测试,所提出的数字控制器能使系统在300 kHz开关频率下正常工作,能在不同负载条件下实现对死区时间的自适应控制,并实现原边功率管的ZVS on. 在155 V直流电压输入和不同负载条件下测试转换效率,最高转换效率为97.48%,最低转换效率为92.86%.

(3)现阶段适配器的发展方向是更高输出功率、更高效率的快速充电.本研究输出功率为45 W,要实现65 W及以上的输出功率,全负载条件下的高效率电能转换,应深入开展高功率、高效率,特别是提高轻载下效率方面的研究.

参考文献

HUANG X C. High frequency GaN characterization and design considerations [D]. Blacksburg: Virginia Polytechnic Institute and State University, 2016: 87-132.

[本文引用: 3]

黄秀成. 非互补有源箝位反激变流器的研究 [D]. 杭州: 浙江大学, 2011: 3-22.

HUANG Xiu-cheng. Research on assymmetrical active-clamp flyback converter [D]. Hangzhou: Zhejiang University, 2011: 3-22.

XUE L X, ZHANG J. Active clamp flyback using GaN power IC for power adapter applications [C]// 2017 IEEE Applied Power Electronics Conference and Exposition. Tampa: IEEE, 2017: 2441-2448.

XUE L X, ZHANG J. Design considerations of highly-efficient active clamp flyback converter using GaN power ICs [C]// 2018 IEEE Applied Power Electronics Conference and Exposition. San Antonio: IEEE, 2018: 777-782.

TANG S P, XI J X, HE L N. A GaN-based MHz active clamp flyback converter with adaptive dual edge dead time modulation for AC-DC adapters [C]// IECON 2017−43rd Annual Conference of the IEEE Industrial Electronics Society. Beijing: IEEE, 2017: 546-553.

[本文引用: 2]

GU D L, XI J X, HE L N

Digitally controlled GaN-based MHz active clamp flyback converter with dynamic dead time optimisation for AC –DC adapter

[J]. IET Power Electronics, 2020, 13 (16): 3777- 3786

DOI:10.1049/iet-pel.2020.0464      [本文引用: 10]

ONSEMI. NCP1568: AC-DC active clamp flyback PWM IC [EB/OL]. [2021-03-20]. https://www.onsemi.cn/pdf/datasheet/ncp1568-d.pdf.

[本文引用: 1]

邱建平. 基于模拟与数字控制技术的电源管理芯片关键技术研究 [D]. 杭州: 浙江大学, 2013: 23-24.

QIU Jian-ping. Research on the key techniques of power management IC with analog and digital control [D]. Hangzhou: Zhejiang University, 2013: 23-24.

刘侃. 高性能AC-DC转换器芯片的关键技术研究 [D]. 杭州: 浙江大学, 2017: 29-30.

LIU Kan. Research on the key techniques of high performance AC-DC converter IC [D]. Hangzhou: Zhejiang University, 2017: 29-30.

冷亚辉. 高集成度高效率交流−直流(AC-DC)变换器输出控制的关键技术研究 [D]. 杭州: 浙江大学, 2018: 4-12.

LENG Ya-hui. Research on the output controlling key techniques of high integration and efficiency AC-DC converter [D]. Hangzhou: Zhejiang University, 2018: 4-12.

马梦娇. 基于原副边集成控制及软开关技术的AC-DC转换器设计 [D]. 杭州: 浙江大学, 2020: 19-25.

MA Meng-jiao. A design of AC-DC converter based on the primary and secondary side integrated control and soft switching technology [D]. Hangzhou: Zhejiang University, 2020: 19-25.

虞楠楠. 高精度原边控制恒流/恒压AC-DC控制芯片设计 [D]. 杭州: 浙江大学, 2020: 6-17.

[本文引用: 1]

YU Nan-nan. A primary side controlled AC-DC controller with constant current or constant voltage output and high precision [D]. Hangzhou: Zhejiang University, 2020: 6-17.

[本文引用: 1]

曹建宇. 基于原副边集成的反激式AC-DC转换器数字电源管理芯片设计 [D]. 杭州: 浙江大学, 2020: 2-13.

[本文引用: 1]

CAO Jian-yu. A design of flyback AC-DC converter digital power management chip based on primary and secondary side integration [D]. Hangzhou: Zhejiang University, 2020: 2-13.

[本文引用: 1]

GU D L, XI J X, HE L N. A digital PWM controller of MHz active clamp flyback with GaN devices for AC-DC adapter [C]// IECON 2019 - 45th Annual Conference of the IEEE Industrial Electronics Society. Lisbon: IEEE, 2019: 1496-1501.

XU S, ZHANG X M, WANG C, et al

High precision constant voltage digital control scheme for primary-side controlled flyback converter

[J]. IET Power Electronics, 2016, 9 (13): 2522- 2533

DOI:10.1049/iet-pel.2015.0771     

LABELLA T, YORK B, HUTCHENS C, et al. Dead time optimization through loss analysis of an active-clamp flyback converter utilizing GaN devices [C]// 2012 IEEE Energy Conversion Congress and Exposition. Raleigh: IEEE, 2012: 3882-3889.

[本文引用: 2]

XU S, CHENG S L, WANG C, et al

Digital regulation scheme for multimode primary-side controlled flyback converter

[J]. IET Power Electronics, 2016, 9 (4): 782- 788

DOI:10.1049/iet-pel.2015.0025     

XU S, KOU X P, WANG C, et al. New digital control method for improving dynamic response of synchronous rectified flyback converter with CCM and DCM mode [C]// 2018 IEEE Applied Power Electronics Conference and Exposition. San Antonio: IEEE, 2018: 338-343.

PATELLA B J, PRODIC A, ZIRGER A, et al

High-frequency digital PWM controller IC for DC-DC converters

[J]. IEEE Transactions on Power Electronics, 2003, 18 (1): 438- 446

DOI:10.1109/TPEL.2002.807121      [本文引用: 1]

LEE J J, WU J Y, LEE M W, et al. an active resonant circuit with the dynamic resonant period control technique for fast zero voltage switching in GaN-Based active clamp flyback converters [C]// 2019 IEEE International Symposium on Circuits and Systems. Sapporo: IEEE, 2019: 1-4.

[本文引用: 1]

/