为了减小深亚微米互补金属氧化物半导体(CMOS)电路待机模式下的泄漏功耗,须寻找使电路泄 漏功耗最低的最小泄漏向量(MLV).为此,提出了一种基于泄漏功耗库的线性规划功耗模型,并在此基 础上提出了基于改进的遗传算法搜索电路MLV的方法.线性规划模型根据电路泄漏功耗库中各个基本单元 的状态对应的泄漏功耗值,来估算整个门级电路的泄漏功耗.遗传算法利用线性规划模型作为评价函数, 通过对输入向量集进行自然选择、交叉、变异操作,搜索使电路泄漏功耗最低的MLV.仿真结果表明,搜 索到的MLV可以显著降低电路的泄漏功耗,而且易于实现,能够应用于超大规模集成电路泄漏功耗的估计 和降低.
国家自然科学基金资助项目(90207001).
陈志强 吴晓波 严晓浪. CMOS电路泄漏功耗估算与降低方法研究[J]. J4, 2006, 40(5): 772-776.
CHEN Zhi-Jiang, TUN Xiao-Bei, YAN Xiao-Lang. . J4, 2006, 40(5): 772-776.
http://www.zjujournals.com/xueshu/eng/CN/ 或 http://www.zjujournals.com/xueshu/eng/CN/Y2006/V40/I5/772
Cited