为了减少扫描链中扫描时间和关键路径时延，提出了一种嵌入式模拟器.在JTAG接口协议的基础上，增加指令和扫描链，同时通过测试访问端（TAP）控制把串行输入转换成并行输出，并行访问数字信号处理器的寄存器文件和片上存储器单元，实现嵌入式模拟器.实验结果表明,该模拟器可以实时仿真和调试16位数字信号处理器，并实现单步、断点和跟踪等调试功能.该模拟器减少了扫描时间和扫描链对关键路径的影响，加快了芯片的测试速度和开发进程.
浙江省重大科技计划资助项目（021101559）；霍英东青年教师奖优选课题资助项目（94031）.
郑德春 姚庆栋 刘鹏 余巧燕. 嵌入式模拟器中的JTAG应用[J]. J4, 2006, 40(1): 20-24.
ZHENG De-Chun, TAO Qiang-Dong, LIU Feng, TU Qiao-Yan. . J4, 2006, 40(1): 20-24.
http://www.zjujournals.com/xueshu/eng/CN/ 或 http://www.zjujournals.com/xueshu/eng/CN/Y2006/V40/I1/20
Cited
