为提高等价性验证效率，提出了一种利用综合引擎重现算术电路的优化过程算法.算法在单向无环图上计算距离，提取出变量的分组和结合顺序；对不同编码方式的乘法器，识别乘数和被乘数的结合顺序.ZDFV的综合引擎根据这些信息生成与实现电路结构相似且逻辑正确的网表.该算法可以直接结合到现有的寄存器传输级（RTL）和门级网表的验证流程中，从而提高算术电路的验证能力.
国家自然科学基金资助项目（90207002）
翁延玲 葛海通 严晓浪. 等价性验证中的自动算符排序[J]. J4, 2007, 41(6): 886-890+895.
WENG Yan-Ling, GE Hai-Tong, YAN Xiao-Lang. . J4, 2007, 41(6): 886-890+895.
http://www.zjujournals.com/xueshu/eng/CN/ 或 http://www.zjujournals.com/xueshu/eng/CN/Y2007/V41/I6/886
Cited
