随着无线通信技术的发展，波束合成技术被广泛应用于相控阵雷达、射电天文望远镜、卫星通信等领域^[1-3]，通过波束合成网络补偿到达不同天线单元的信号之间的延时，从而合成指定方向的波束，抑制多路信号传输中的干扰，弥补增益损耗. 常见的波束合成实现方法有数字波束合成、模拟波束合成以及混合波束合成. 在大规模天线阵列中，数字波束合成和混合波束合成会带来极高的电路复杂度、高功耗以及高昂的成本. 随着毫米波技术的发展，模拟波束合成凭借低成本、低功耗和低复杂度的优点引人关注^[4].

在传统的窄带模拟波束合成中，延时单元可由移相器近似实现^[5]，但随着宽带需求的增加，真延时单元逐渐取代移相器，以避免频率色散现象^[6]. 宽带波束合成器可分为有源和无源2种. 为实现与差分天线直接连接、消除巴伦对电路功耗和集成度的影响、抑制噪声，真延时单元需要设计为差分结构^[7-9]. 由有源全通滤波器构成的延时单元，虽然能实现差分结构，却受限于晶体管，只能单向传输信号，因此所用电路模块多、功耗大；由LC电路、微带线等构成的无源真延时单元，虽然可以双向传输信号，却受限于电感尺寸，实现差分结构时所占芯片面积极大.

本研究提出将有源延时与无源延时相结合的波束合成架构. 与传统架构相比，该架构能克服有源延时带来的高功耗和无源延时带来的大面积占用芯片问题，降低电路复杂程度，具有良好性能. 基于应用背景要求，本研究利用0.18 μm HHNEC CMOS工艺，设计能在0.5~1.5 GHz频带内，对于间距为10.5 cm的四元天线阵列，实现±13°和±43° 4个方向信号叠加的差分复用波束合成器.

如图1所示，在波束合成架构中，假设相邻天线之间的间距为D，输入信号的指定方向为 $ \theta $，则信号到达相邻天线的延时差为

(1) $\tau = \frac{{D\sin\theta }}{c}.$

式中：c为波速. 延时差带来的影响需要延时网络来弥补，使各路输入信号到达输出端时相位一致，实现相干叠加^[10]. 至今为止，国内外宽带波束合成常用架构分别为传统链路式架构、Blass架构、Chu等^[11]提出的路径共享架构以及党艳杰等^[12]改进的路径共享架构，如图2所示. 在四输入四输出的情况下，改进的路径共享架构延时单元总数最少. 传统链路式架构仅单向传输信号，可用有源延时实现，延时单元总数为48τ；Blass架构、路径共享架构和改进的路径共享架构均为网络式，需要用无源延时实现，延时单元总数分别为48τ、24τ和20τ，且在已发表的文献中均为单端结构^[2,11-12].

为了进一步简化电路架构，基于图2(d)的路径共享架构，采用新型的差分无源延时结构，提出将有源延时与无源延时相结合，设计四输入四输出的新型差分复用网络架构，如图3所示. 图中，A₁~A₄为输入端口，P₁~P₄为输出端口，输入信号首先经由低噪声放大器（low noise amplifier, LNA）抑制噪声干扰，提高信号增益，其后进入延时网络，获得一定的延时值，最后进入缓冲器，弥补延时网络的增益损耗，并由缓冲器完成输出端口的阻抗匹配，在输出端口完成对指定方向信号的相干叠加，而非指定方向信号（因延时网络导致的相位差）在输出端口相消叠加. 相比于路径共享架构，本研究所提架构用有源延时单元代替单向通路上的无源延时单元，并利用其单向性代替缓冲器实现隔离功能，降低电路功耗.

本研究设计的波束合成架构由4个输入端口到4个输出端口的延时差如表1所示. 表中， $ \tau $为80 ps，在天线间距为10.5 cm的情况下，本架构能够同时实现±13°和±43° 4个方向的波束合成.

无源延时单元可以通过微带线来实现，微带线长度越长，延时值越大，因此在实现较大延时值时，会占用过大芯片面积. 为了改善无源延时单元的芯片面积占用率，可以采用LC代替传输线实现延时单元^[13]，常见结构有LC梯形传输线结构和T型结构. 本研究采用新型差分无源延时电路，以实现80 ps延时为例，3种结构的无源延时电路如图4所示^[2,14]. 在仿真中，图4(a)中的4个电感 $ {L}_{1} $由2个抽头电感 $ {L}_{\mathrm{D}\mathrm{F}1} $实现，图4(b)中的4个电感 $ {L}_{2} $由2个抽头电感 $ {L}_{\mathrm{D}\mathrm{F}2} $实现，3种结构所需的电感值和电容值如表2所示. 在实现差分结构时，LC梯形传输线结构和T型结构所需的电容和电感数目须翻倍，因此，新型无源差分延时电路可以有效减少电感和电容个数.

差分无源延时结构的等效电路如图5所示. 图中， $ {Z}_{1} $为图4(c)中 $ {L}_{4} $和 $ {C}_{4} $的等效阻抗， $ {Z}_{2} $为图4(c)中 $ {C}_{5} $的等效阻抗， $ {R}_{\mathrm{S}} $为源阻抗， $ {R}_{\mathrm{L}} $为负载阻抗，a、b、c、d为4个节点， $ {V}_{\mathrm{I}\mathrm{N}}{\text{为输入电压}},i_{1} $、 $ {i}_{2} $、 $ {i}_{3} $为戴维南等效电流. 经分析计算，无源延时的传输函数 $ H\left(s\right) $和群延时T_GD可分别表示为

(2) $H(s) = \frac{{{R_{\rm{L}}}\left( {{Z_2} - {Z_1}} \right)}}{{2\left( {{R_{\rm{L}}}{R_{\rm{S}}} + {Z_1}{Z_2}} \right) + \left( {{R_{\rm{L}}} + {R_{\rm{S}}}} \right)\left( {{Z_1} + {Z_2}} \right)}},$

(3) ${T_{{\rm{GD}}}} = - \frac{{{\rm{d}}\varphi }}{{{\rm{d}}\omega }} = - \dfrac{{{\rm{d}}\left( {\arctan \;\left( {\dfrac{{{\rm{Im}} (H(s))}}{{{\rm{Re}} (H(s))}}} \right)} \right)}}{{{\rm{d}}\omega }}.$

式中： $ \mathrm{I}\mathrm{m}\left(H\left(s\right)\right) $为传输函数虚部， $ \mathrm{R}\mathrm{e}\left(H\left(s\right)\right) $为传输函数实部， $\varphi $为相位， $ \omega $为角频率.

所提出的波束合成架构需要6个延时为160 ps的无源延时单元，在实现最大延时值时，需要同时级联3个. 由于无源延时为双向复用结构，级联产生的阻抗失配问题会影响延时值和延时浮动范围. 因此，需要调节电容和电感参数，使延时电路的输出阻抗和输入阻抗在0.5~1.5 GHz带宽内尽量稳定在100 Ω，以完成差分结构的阻抗匹配.

相比于无源延时，有源延时克服了大面积占用芯片的问题，并且由于自身的单向传输特性，减少了延时网络中各路信号的冲突. 设理想延时单元的 $ H\left(s\right) $、增益 $ G $和T_GD分别为

(4) $H(s) = {{\rm{exp}}\left( {{ - s\tau }} \right)},$

(5) $G = \left| {H(s)} \right|,$

(6) ${T_{{\rm{GD}}}} = - \frac{{{\rm{d}}\varphi }}{{{\rm{d}}\omega }}.$

由此可见，理想延时单元具备单位增益，且相位同频率成正比. 一阶全通滤波器的 $H(s)$为

(7) $H(s) = \frac{{1 - s(\tau /2)}}{{1 + s(\tau /2)}} = \frac{2}{{1 + s(\tau /2)}} - 1.$

因此可利用一阶全通滤波器在一定频带内实现延时单元传输函数的近似，两者对比如图6所示^[15].

设计基于gm-C一阶全通滤波器的差分有源延时单元，由于电路的对称性，下文仅分析半边电路，其拓扑图和原理图如图7所示^[15-17]. NMOS晶体管 $ {\mathrm{M}\mathrm{N}}_{1} $~ $ {\mathrm{M}\mathrm{N}}_{3} $和PMOS晶体管 $ {\mathrm{M}\mathrm{P}}_{1} $~ $ {\mathrm{M}\mathrm{P}}_{2} $构成了有源延时的核心电路，其中， $ {\mathrm{M}\mathrm{N}}_{1} $、 $ {\mathrm{M}\mathrm{P}}_{1} $、 $ {\mathrm{M}\mathrm{P}}_{2} $和 $ {\mathrm{M}\mathrm{N}}_{3} $实现全通滤波器传输函数中的低通部分， $ {\mathrm{M}\mathrm{N}}_{2} $和 $ {\mathrm{M}\mathrm{N}}_{3} $实现反相单位增益. 电阻 $ {R}_{\mathrm{b}1} $、 $ {R}_{\mathrm{b}2} $和电压 $ {V}_{\mathrm{b}} $一起构成偏置电路（产生 $ {V}_{\mathrm{b}} $的电路已省略）. 电阻 $ {R}_{1} $可改善相位线性化， $ {R}_{2} $可实现有源电感，帮助拓展带宽. $ {\mathrm{M}\mathrm{N}}_{4} $和 $ {\mathrm{M}\mathrm{P}}_{3} $为后级放大电路，弥补非理想情况下有源延时的增益损耗. 拓扑结构中的电容C则由 $ {\mathrm{M}\mathrm{P}}_{1} $和 $ {\mathrm{M}\mathrm{P}}_{2} $的栅源寄生电容C_gs实现.

为了实现全通滤波器， $ {\mathrm{M}\mathrm{N}}_{1} $、 $ {\mathrm{M}\mathrm{N}}_{2} $和 $ {\mathrm{M}\mathrm{N}}_{3} $的跨导须相等，均为1g_m， $ {\mathrm{M}\mathrm{P}}_{2} $跨导为2g_m，则其传输函数 $ H\left(s\right) $及低频延时 $ \tau $为

(8) $H(s) = \dfrac{{{V_{{\rm{OUT}}}}}}{{{V_{{\rm{IN}}}}}} = \frac{{{{1 - {{s{C_{{\rm{gs}}}}}}\left/{{{{g_{{\rm{mp1}}}}}}}\right.}}}}{{{{1 + {{s{C_{{\rm{gs}}}}}}\left/{{{{g_{{\rm{mp1}}}}}}}\right.}}}} ,$

(9) $\tau \approx {{2{C_{{\rm{gs}}}}}}\left/{{{{g_{{\rm{mp1}}}}}}}\right..$

式中：V_OUT为输出电压，V_IN为输入电压，g_mp1为MP1跨导. 因此，可以通过调整 $ {\mathrm{M}\mathrm{P}}_{1} $的参数进行延时值的调整. 另外，电源电压 $ \mathrm{V}\mathrm{D}\mathrm{D} $使流经 $ {\mathrm{M}\mathrm{N}}_{1} $、 $ {\mathrm{M}\mathrm{N}}_{2} $、 $ {\mathrm{M}\mathrm{N}}_{3} $和 $ {\mathrm{M}\mathrm{P}}_{1} $的直流电流 $ {I}_{\mathrm{D}\mathrm{C}} $相同，流经 $ {\mathrm{M}\mathrm{P}}_{2} $的直流电流为 $ 2{I}_{\mathrm{D}\mathrm{C}} $，因此输入端和输出端的偏置电压相同，便于级联. 在本研究的波束合成架构中，有源延时需要设计80 ps和240 ps 2种，考虑到缓冲器自身延时带来的影响，有源延时的设计值和延时趋势必须进一步调整，以实现各通路延时差的稳定性.

低噪声放大器作为输入信号流经的第1个单元，具有抵消噪声、放大天线接收信号的重要作用. 本研究设计的差分低噪声放大器的半边电路如图8所示^[18]，其中 $ {V}_{\mathrm{C}\mathrm{O}\mathrm{M}} $为共模电压， $ {\mathrm{I}\mathrm{N}}_{1} $和 $ {\mathrm{I}\mathrm{N}}_{2} $为输入节点， $ {\mathrm{O}\mathrm{U}\mathrm{T}}_{1} $为输出节点，VDD为电源电压， $ {V}_{\mathrm{b}1} $和 $ {V}_{\mathrm{b}2} $为偏置电压. 晶体管 $ {\mathrm{M}\mathrm{N}}_{1} $的部分沟道噪声 $ \alpha {I}_{\mathrm{n}} $（0 $ <\alpha <1.0 $）会通过反馈电阻 $ {R}_{1} $和源阻抗 $ {R}_{\mathrm{S}}/2 $，在X点和Y点产生噪声电压 $ {V}_{X} $和 $ {V}_{Y} $：

(10) ${V_X} = \alpha {I_{\rm{n}}}{R_{\rm{S}}}/2,$

(11) ${V_Y} = \alpha {I_{\rm{n}}}\left( {{R_{\rm{S}}}/2 + {R_1}} \right).$

暂不考虑电容 $ {C}_{2} $，则 $ {V}_{X} $经由 $ {\mathrm{M}\mathrm{N}}_{2} $反相放大至输出端， $ {V}_{Y} $经由 $ {\mathrm{M}\mathrm{N}}_{4} $同相放大至输出端，输出端噪声信号可用 $ {V}_{\mathrm{N},\mathrm{O}\mathrm{U}\mathrm{T}} $表示. 由于是差分结构， $ {R}_{\mathrm{S}} $取值为100 Ω.

(12) $\begin{split} {V_{{\rm{N,OUT}}}} \approx & - {g_{{\rm{m2}}}}\left( {\dfrac{1}{{{g_{{\rm{m4}}}}}}||{R_{{\rm{LP}}}}} \right){V_X} + {V_Y} \approx \\ &\alpha {I_{\rm{n}}}\left( {{R_1} - \dfrac{{{R_{\rm{S}}}{g_{{\rm{m2}}}}}}{{2{g_{{\rm{m4}}}}}}} \right).\end{split}$

式中： $ {R}_{\mathrm{L}\mathrm{P}} $为 $ {\mathrm{M}\mathrm{P}}_{2} $输出阻抗，其值很大，可以忽略；g_m2与g_m4为 $ {\mathrm{M}\mathrm{N}}_{2} $和 $ {\mathrm{M}\mathrm{N}}_{4} $的跨导. 只要适当调整 $ {R}_{1} $、 $ {R}_{\mathrm{S}} $、 $ {\mathrm{M}\mathrm{N}}_{2} $、 $ {\mathrm{M}\mathrm{N}}_{4} $的参数，便可达到噪声抵消的效果. 另外，可以通过 $ {C}_{2} $将输入信号耦合到 $ {\mathrm{M}\mathrm{P}}_{2} $，以改善LNA第2级增益性能. 此外， $ {\mathrm{M}\mathrm{N}}_{1} $与 $ {\mathrm{M}\mathrm{P}}_{1} $实现了电流复用，增大了有效跨导，降低了LNA功耗^[19].

本研究采用简单架构的缓冲器，弥补增益损耗，实现良好的输出阻抗匹配，其电路如图9所示^[12]. 电感L有利于拓展带宽，电压 $ {V}_{\mathrm{b}} $提供偏置，晶体管 $ {M}_{1} $提高增益， $ {M}_{2} $和 $ {M}_{3} $形成共源共栅结构，构成缓冲器的核心电路. 经调整优化后，设计的缓冲器输出反射系数小于−37 dB，与后续电路实现良好匹配.

基于HHNEC 0.18 μm CMOS工艺和Cadence软件设计的波束合成器的总体版图如图10所示，包含焊盘PAD在内面积共9.54 mm²，其中输入、输出端口均有静电保护电路.

将提取的寄生参数代入电路中进行后仿，所设计的波束合成器在1.8 V下功耗为303 mW. 芯片架构如图3所示. 现令1、2、3、4分别代表A₁、A₂、A₃和A₄，5、6、7、8分别代表P₁、P₂、P₃和P₄. 由于波束合成网络的对称性，端口5和端口7的增益、延时趋势相同，输出方向为±13°；端口6和端口8的增益、延时趋势相同，输出方向为±43°；4个输入端口连接相同的LNA，4个输出端口连接相同的缓冲器，因此这里仅给出端口5和端口6的各个参数仿真结果，如图11所示. 其中，f为频率，T_GD51~T_GD54表示端口1、2、3、4至端口5的群延时，T_GD61~T_GD64表示端口1、2、3、4至端口6的群延时， $ \varGamma $为反射系数，S₁₁为输入反射系数，S₅₅为输出反射系数，均低于−10 dB；G_OUT1和G_OUT2分别为输出端口5和输出端口6的带内增益，稳定在18~21 dB，能够满足应用要求.

利用Matlab软件对波束合成器的波束方向图进行仿真，得到1 000和1 500 MHz频率点的波束方向图，如图12所示. 由此可见，随着频率的增加，波束合成器的方向性也在增强. 几种波束合成器的主要性能对比如表3所示. 其中，c_d为延时通道个数，P_out为输出端口个数，r_d为延时，R_d为延时分辨率，r_df为延时浮动范围，G_b为带内增益，P为功耗，S为面积.

（1）提出将有源延时与无源延时相结合，采用无源差分延时结构，实现差分复用网络.

（2）所提结构克服了传统差分波束合成器的高功耗或大面积问题，减少了波束合成网络中电路模块的个数，面积比文献[12]的无源单端结构降低28.4%，功耗比文献[18]的有源差分结构降低30.7%.

（3）基于HHNEC 0.18 μm CMOS工艺设计的四输入输四出波束合成器在0.5~1.5 GHz频带内，最大延时差为240 ps，延时分辨率为80 ps，延时浮动均方根值为29.7 ps，综合性能良好，可用于雷达、射电望远镜等宽带波束合成系统.

（4）波束合成器级联了多个无源延时与有源延时，不同延时电路之间的阻抗匹配性能有待提高，因此所提结构的群延时趋势不够平坦. 可通过调整延时电路的输入阻抗和输出阻抗，实现更高精度的波束合成器性能.