基于驻波振荡器的PLL设计与仿真
目的：基于标准CMOS工艺实现频率可调节驻波振荡器结构，研究该结构在高性能微处理器中的应用方式并实现基于该结构的PLL设计。
创新点：分析了反型MOS管可变电容在驻波振荡器中不同分布方式对频率调节范围和功耗的影响，根据分析结果设计了基于频率可调节驻波振荡器的PLL。该PLL不仅实现了50%的时钟调节范围，而且可以作为时钟分布网络直接应用于多核处理器结构中。
方法：首先分析了不同阈值对反型MOS管可变电容的影响（图3），提出了基于该可变电容结构的两类驻波振荡器频率调节方式（图4），通过仿真对比分析了两者频率调节和功耗的差异（图5、6）。然后基于分析结果设计了基于频率可调节驻波振荡器的PLL（图7），分析了该PLL的频率锁定过程（图9）。最后分析了该PLL在高性能微处理器设计中的应用方式（图11）。
结论：采用反型MOS管可变电容可实现频率可调节驻波振荡器结构，基于该驻波振荡器可以设计频率调节范围达到50%的PLL，满足高性能微处理器对时钟的要求。
关键词：
驻波振荡器,
时钟分布,
可变电容,
变抗器
